МИКРОПРОЦЕССОРНАЯ СИСТЕМА

Изобретение относится к вычислительной технике и может быть использовано в системах автоматики повышенной надежности.

Известная микропроцессорная система, принятая в качестве прототипа, содержит первый и второй каналы обработки информации, каждый из которых включает микропроцессорное устройство, первый и второй порты обмена информацией, блок формирования контрольного сигнала, который содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, делитель частоты, первый выход которого соединен с синхровходом регистра сдвига, выход которого через элемент НЕ соединен с информационным входом последовательной записи регистра сдвига, причем информационные выходы блоков формирования контрольного сигнала каждого канала подключены соответственно к первому и второму информационным входам элемента сравнения, выход которого является контрольным выходом системы, первый генератор тактовых импульсов, выход которого соединен с входом синхронизации микропроцессорного устройства первого канала обработки информации, и генератор одиночного импульса, вход которого соединен с входом разрешения элемента сравнения и входами установки микропроцессорных устройств и регистров сдвига, второй генератор тактовых импульсов соединен выходом с входом синхронизации микропроцессорного устройства второго канала обработки информации, и генератор контрольной частоты, выход которого соединен с частотным входом элемента сравнения, первые входы/выходы первых портов обмена информацией первого и второго каналов обработки информации соединены между собой, выходы вторых портов обмена информацией подключены к информационным параллельным входам регистров сдвига соответствующих блоков формирования контрольного сигнала, синхровходы делителей частоты которых подключены к выходу элемента сравнения, входы установки в «0» делителей частоты подключены к выходу генератора одиночного импульса, выходы ИСКЛЮЧАЮЩЕЕ ИЛИ в каждом из блоков формирования контрольного сигнала являются информационными выходами этих блоков, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым выходом делителя частоты, второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с выходом регистра сдвига, третий выход делителя частоты соединен с входом параллельной записи данных регистра сдвига и с входом управления микропроцессорного устройства, информационные вход/выход и выход микропроцессорного устройства в каждом канале соединены соответственно с вторым входом/выходом первого и входом второго портов обмена информацией (RU 2000603, G06F 11/16, 07.09.93).

К недостаткам известной микропроцессорной системы следует отнести невысокое качество ее функционирования, обусловленное ограниченностью применения в ней элементной базы в каналах обработки информации из-за требований, накладываемых на микропроцессоры.

Технический результат заключается в повышении быстродействия за счет использования в каналах обработки информации высокопроизводительных микропроцессоров без ограничений по режимам запуска и использования высокоскоростных каналов передачи информации от микропроцессорного устройства к блоку формирования контрольного сигнала.

Технический результат достигается тем, что в микропроцессорной системе, содержащей первый и второй каналы обработки информации, каждый из которых включает микропроцессорное устройство с портом обмена информацией и с подключенным к входу синхронизации генератором тактовых импульсов, блок формирования контрольного сигнала, который содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и делитель частоты, причем выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ являются информационными выходами блоков формирования контрольного сигнала каждого канала и подключены соответственно к первому и второму информационным входам элемента, обеспечивающего при наличии дифференциального сигнала на его информационных входах поступление частоты с подключенного к нему генератора контрольной частоты на выход этого элемента, являющийся контрольным выходом системы, соединенным с синхровходами делителей частоты блоков формирования контрольного сигнала, причем вход запуска этого элемента подключен к выходу генератора одиночного импульса, который соединен с входами установки микропроцессорных устройств, входы/выходы портов обмена информацией микропроцессорных устройств первого и второго каналов обработки информации соединены между собой, входы установки в «0» делителей частоты подключены к выходу генератора одиночного импульса, а первый выход делителя частоты соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, согласно изобретению в блок формирования контрольного сигнала каждого канала обработки информации введен микропроцессор с автономным тактовым генератором, информационный вход, синхровход и вход установки микропроцессора соединены соответственно с выходом микропроцессорного устройства, вторым выходом делителя частоты и выходом генератора одиночного импульса, выход микропроцессора подключен ко второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а выход сигналов тактирования микропроцессора соединен с тактовым входом микропроцессорного устройства.

На чертеже представлена схема предлагаемой микропроцессорной системы.

Микропроцессорная система содержит первый 1 и второй 2 каналы обработки информации. Каждый канал обработки информации включает микропроцессорное устройство 3 с портом 4 обмена информацией и с подключенным к входу синхронизации генератором 5 тактовых импульсов, блок 6 формирования контрольного сигнала, который содержит делитель 7 частоты, микропроцессор 8 с автономным тактовым генератором 9 и элемент 10 ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы элементов 10 ИСКЛЮЧАЮЩЕЕ ИЛИ являются информационными выходами блоков 6 формирования контрольного сигнала каждого канала и подключены соответственно к первому и второму информационным входам элемента 11, обеспечивающего при наличии дифференциального сигнала на его информационных входах поступление частоты с подключенного к нему генератора 13 контрольной частоты на выход этого элемента 11, являющийся контрольным выходом системы, соединенным с синхровходами делителей 7 частоты блоков 6 формирования контрольного сигнала, вход запуска элемента 11 подключен к выходу генератора 12 одиночного импульса, который соединен с входами установки микропроцессорных устройств 3, входы/выходы портов 4 обмена информацией микропроцессорных устройств 3 первого 1 и второго 2 каналов обработки информации соединены между собой, входы установки в «0» делителей 7 частоты подключены к выходу генератора 12 одиночного импульса, а первый выход делителя 7 частоты соединен с первым входом элемента 10 ИСКЛЮЧАЮЩЕЕ ИЛИ, информационный вход, синхровход и вход установки микропроцессора 8 соединены соответственно с выходом микропроцессорного устройства 3, вторым выходом делителя 7 частоты и выходом генератора 12 одиночного импульса, выход микропроцессора 8 подключен ко второму входу элемента 10 ИСКЛЮЧАЮЩЕЕ ИЛИ, выход сигналов тактирования микропроцессора 8 соединен с тактовым входом микропроцессорного устройства 3.

Микропроцессорная система работает следующим образом.

При включении питания на входы микропроцессорных устройств 3, делителей 7 частоты и микропроцессоров 8 первого 1 и второго 2 каналов обработки информации и элемента 11 от генератора 12 одиночного импульса поступает короткий сигнал сброса, приводящий их в начальное состояние. Тактовые генераторы 5 в этих каналах не требуют синхронизации и работают асинхронно. Блочно-программная синхронизация микропроцессоров 8 производится по сигналам с выходов делителей 7 частоты, поступающих на синхровходы микропроцессоров 8.

Данные с выходов микропроцессоров 8 поступают на вторые входы элементов 10 ИСКЛЮЧАЮЩЕЕ ИЛИ, а с выходов элементов 10 ИСКЛЮЧАЮЩЕЕ ИЛИ выдают первую половину меандра сигнала с первого выхода делителя 7 в прямом, а вторую половину меандра этого сигнала в инверсном виде на первый и второй входы элемента 11.

В течение заранее установленного периода времени, необходимого для инициализации микропроцессорных устройств 3 в работоспособное состояние ("раскачка" внутреннего генератора, загрузка программного кода, инициализация ресурсов), после подачи питания микропроцессоры 8 поддерживают дифференциальный динамический сигнал на первом и втором информационных входах элемента 11, не подавая на тактовые входы микропроцессорных устройств 3 со своего выхода V сигнал тактирования. После истечения этого времени от микропроцессоров 8 с выхода V на микропроцессорные устройства 3 начинают поступать сигналы тактирования.

В соответствии с сигналами тактирования с выхода микропроцессорных устройств 3 на вход D микропроцессоров 8 по высокоскоростному интерфейсу поступают данные, которые разворачиваются в последовательность на их выходе.

При наличии дифференциального сигнала на первом и втором информационных входах элемента 11 частота с генератора 13 контрольной частоты поступает на выход системы.

При отсутствии на первом и втором информационных входах элемента 11 входных дифференциальных сигналов происходит выключение контрольной частоты на выходе и с генератора 12 одиночного импульса подается сигнал сброса на всю систему.