25.08.2017
217.015.af9c

СПОСОБ ФОРМИРОВАНИЯ СИСТЕМЫ МНОГОУРОВНЕВОЙ МЕТАЛЛИЗАЦИИ НА ОСНОВЕ ВОЛЬФРАМА ДЛЯ ВЫСОКОТЕМПЕРАТУРНЫХ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ

Вид РИД

Изобретение

Юридическая информация Свернуть Развернуть
№ охранного документа
0002611098
Дата охранного документа
21.02.2017
Краткое описание РИД Свернуть Развернуть
Аннотация: Изобретение относится к области технологии изготовления многоуровневой металлизации сверхбольших интегральных микросхем. В способе формирования системы многоуровневой металлизации для высокотемпературных интегральных микросхем, включающем операции нанесения диэлектрических и металлических слоев, фотолитографию и травление канавок в этих слоях, нанесение барьерного и зародышевого слоев, нанесение слоя металла и его ХМП, процесс формирования одного уровня металлической разводки включает следующую последовательность основных операций: на пластину кремния со сформированным транзисторным циклом наносится слой вольфрама для формирования горизонтальных проводников, проводится его ХМП и сквозное травления областей под заполнение проводящим барьерным слоем нитрида титана и диэлектриком, ХМП диэлектрика, нанесение барьерного слоя нитрида титана и слоя вольфрама для формирования вертикальных проводников, ХМП слоя вольфрама, сквозное травление областей под заполнение диэлектрическим барьерным слоем нитрида кремния и диэлектриком, ХМП диэлектрика с последующим покрытием полученной структуры проводящим барьерным слоем нитрида титана. Техническим результатом является повышение устойчивости микросхем к воздействию высоких температур. 6 ил.
Реферат Свернуть Развернуть

ОБЛАСТЬ ТЕХНИКИ

Заявленное изобретение относится к технологии изготовления полупроводниковых приборов и сверхбольших интегральных схем (СБИС) в части формирования многоуровневых металлических соединений.

УРОВЕНЬ ТЕХНИКИ

Известны способы изготовления системы металлизации, называемые термином Damascene, в которых в качестве материала горизонтальных и вертикальных проводников используется медь (патенты № US 7038320 В1, US 5801094, US 7538025). Данный способ предполагает вытравливание канавок в диэлектрическом слое с последующим нанесением барьерной пленки и зародышевого слоя металла на поверхность пластины, на стенки и дно канавок и нанесение металла электрохимическим способом на всю пластину, включая и внутреннюю полость канавок до полного заполнения канавок. С поверхности пластины слой металла и барьерная пленка удаляются химико-механической полировкой (ХМП).

Одним из частных применений указанного способа является изготовление системы металлизации высокотемпературных интегральных микросхем. Металлизация с использованием меди в качестве материала горизонтальных и вертикальных проводников применяется в высокотемпературных интегральных микросхемах различных производителей, в частности Honeywell [1], IBM [2] и XFAB [3]. За счет использования способа Damascene и меди обеспечивается относительная температурная устойчивость интегральных схем, но ее повышение не представляется возможным.

К причинам, препятствующим повышению температурной устойчивости системы металлизации, изготавливаемой способом № US 7038320 В1, относится наличие дефектообразующих операций травления межуровневого диэлектрика. Кроме того, разность коэффициентов температурного расширения межуровневого диэлектрика и меди в системе металлизации, выполняемой способом Damascene, составляет 16,05×10-6 °C-1, при этом аналогичный показатель для межуровневого диэлектрика и вольфрама - 3,75×10-6 °C-1. Сравнительно высокая разность коэффициентов температурного расширения межуровневого диэлектрика и меди является одним из показателей образования расслоений между различными материалами при высоких температурах.

К причинам, препятствующим повышению температурной устойчивости системы металлизации, изготавливаемой способом US 5801094, относится то, что в результате электрохимического осаждения меди в получаемом проводнике образуются пустоты, что приводит к разрыву проводника при повышении температуры. Кроме того, в технологическом маршруте формирования системы металлизации присутствуют дефектообразующие операции травления межуровневого диэлектрика, что, в конечном итоге, приводит к снижению надежности системы металлической разводки.

К причинам, препятствующим повышению температурной устойчивости системы металлизации, изготавливаемой способом US 7538025, относится то, что для меди, предлагаемой в качестве материала горизонтальных и вертикальных проводников, при повышении температуры окружающей среды характерно развитие явления электромиграции. Кроме того, разность коэффициентов температурного расширения межуровневого диэлектрика и меди в системе металлизации, выполняемой способом Damascene, составляет 16,05×10-6 °С-1, при этом аналогичный показатель для межуровневого диэлектрика и вольфрама - 3,75×10-6 °C-1. Сравнительно высокая разность коэффициентов температурного расширения межуровневого диэлектрика и меди является одним из показателей образования расслоений между различными материалами при высоких температурах.

Способом Damascene, наиболее близким по технической сущности предлагаемому изобретению, является способ [4], включающий операции нанесения на кремниевую подложку диэлектрического и металлического слоев, ХМП меди, фотолитографии с последующим травлением канавок в диэлектрике под заполнение медью, нанесения барьерных и зародышевых слоев, электрохимического осаждения меди, термообработки и ХМП меди до поверхности диэлектрика. Способ [4] принимается в качестве прототипа предлагаемого изобретения.

Данный способ, как и другие подобные, может применяться при формировании систем металлизации высокотемпературных интегральных микросхем. При этом в случае системы металлизации для высокотемпературных интегральных микросхем, выполненной согласно способу [4], имеют место дефектообразующие операции травления межуровневого диэлектрика и расслоения в системе металлизации из-за высокой разницы коэффициента температурного расширения между межуровневым диэлектриком и медью. Вследствие этого, системы металлизации высокотемпературных интегральных микросхем, выполненные согласно способу [4], менее устойчивы к воздействию высоких температур в сравнении с системами металлизации, изготавливаемыми предлагаемым способом.

РАСКРЫТИЕ ИЗОБРЕТЕНИЯ

Задачей, на решение которой направлено данное изобретение, является достижение технического результата, заключающегося в повышении устойчивости интегральных микросхем к воздействию высоких температур (свыше 125°C).

Поставленная задача решается за счет того, что способ формирования системы многоуровневой металлизации для высокотемпературных интегральных микросхем, включающий операции нанесения диэлектрических и металлических слоев, фотолитографию и травление канавок в этих слоях, нанесение барьерного и зародышевого слоев, нанесение слоя металла и его ХМП, отличается тем, что процесс формирования одного уровня металлической разводки включает следующую последовательность основных операций: на пластину кремния со сформированным транзисторным циклом наносится слой вольфрама для формирования горизонтальных проводников, проводится его ХМП и сквозное травления областей под заполнение проводящим барьерным слоем нитрида титана и диэлектриком, ХМП диэлектрика, нанесение барьерного слоя нитрида титана и слоя вольфрама для формирования вертикальных проводников, ХМП слоя вольфрама, сквозное травление областей под заполнение диэлектрическим барьерным слоем нитрида кремния и диэлектриком, ХМП диэлектрика с последующим покрытием полученной структуры проводящим барьерным слоем нитрида титана.

В предлагаемом способе изготовления системы металлизации, в отличие от способа Damascene, исключены дефектообразующие операции травления межуровневого диэлектрика. Вместо указанных операций производится нанесение слоя вольфрама на всю поверхность пластины кремния с предварительно сформированным транзисторным циклом, и последующим сквозным травлением этого слоя, и нанесением межуровневого диэлектрика в вытравленные области.

При этом коэффициент температурного расширения вольфрама близок к аналогичному значению для материала межуровневых диэлектриков, что позволяет при высоких температурах избежать расслоений не только между различными уровнями металлизации, но и между металлами и диэлектриками.

КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ

Предложенный способ поясняется чертежами.

На Фиг. 1 изображена исходная структура подложки (1) с нанесенным проводящим барьерным слоем нитрида титана (2), подготовленная для формирования системы вольфрамовой металлизации.

На Фиг. 2 изображен результат проведения операций по формированию горизонтальных вольфрамовых проводников, включающих нанесение слоя вольфрама, его планаризацию и нанесение жесткой маской из нитрида титана (2). Через жесткую маску проведено сквозное травление слоя вольфрама и проводящего барьерного слоя нитрида титана.

На Фиг. 3 изображен вертикальный срез горизонтальных вольфрамовых проводников, покрытых проводящим барьерным слоем (2); поверх нанесен диэлектрик.

На Фиг. 4 поверх сформированного уровня горизонтальных вольфрамовых проводников нанесен слой вольфрама для последующего формирования вертикальных проводников, включающий помимо вольфрама проводящий барьерный слой нитрида титана (2) и жесткую маску (2).

На Фиг. 5 последовательно произведены травление вертикальных вольфрамовых проводников и нанесение диэлектрического барьерного слоя нитрида кремния (3).

На Фиг. 6 последовательно произведены формирование диэлектрика, ХМП до уровня поверхности жесткой маски и нанесение проводящего барьерного слоя нитрида титана (2).

ОСУЩЕСТВЛЕНИЕ ИЗОБРЕТЕНИЯ

Способ формирования системы многоуровневой металлизации на основе вольфрама для высокотемпературных интегральных микросхем, в котором, в отличие от способа Damascene, исключены дефектообразующие операции травления межуровневого диэлектрика. Вместо указанных операций производится нанесение слоя вольфрама на всю поверхность пластины с последующим сквозным травлением этого слоя и нанесением межуровневого диэлектрика в вытравленные области. При этом коэффициент температурного расширения вольфрама близок к аналогичному значению для материала межуровневых диэлектриков, что позволяет при высоких температурах избежать расслоений не только между различными уровнями металлизации, но и между металлами и диэлектриками.

Предлагаемое изобретение реализуется следующим образом.

За исходную структуру принимается кремниевая пластина с частично сформированными структурами СБИС. Внешняя поверхность исходной структуры представляет собой слой межуровневого диэлектрика с протравленными переходными контактными окнами. На всю поверхность пластины нанесен проводящий барьерный слой нитрида титана, поверх которого проведено заполнение переходных контактных окон вольфрамом (Фиг. 1). Данная структура повторно покрыта проводящим барьерным слоем нитрида титана.

На внешнюю поверхность исходной структуры наносится слой вольфрама и проводится его ХМП. Поверх вольфрама наносится проводящая жесткая маска из нитрида титана. Далее на пластину наносится фоторезист и производится его экспонирование. Впоследствии методом плазмохимического травления проводится вскрытие жесткой маски до поверхности вольфрама. При проведении операции плазмохимического травления жесткой маски фоторезист частично стравливается; остатки фоторезиста удаляются жидкостным способом после плазмохимического травления. Затем через вскрытую жесткую маску вытравливается слой вольфрама до поверхности нижележащего проводящего барьерного слоя методом реактивного ионного травления (Фиг. 2). Затем путем плазмохимического травления с подачей обратного потенциала на подложку проводящий барьерный слой нитрида титана вытравливается до поверхности нижележащего диэлектрика. В процессе данной операции происходит распыление нитрида титана на боковые поверхности вольфрамовых горизонтальных проводников, что способствует предотвращению диффузии вольфрама при последующих технологических операциях. Далее на пластину со сформированными вольфрамовыми горизонтальными проводниками способом химического осаждения из газовой фазы (CVD) формируется диэлектрик (Фиг. 3) и проводится химико-механическая полировка пластины до поверхности жесткой маски. Далее на пластину наносится проводящий барьерный слой нитрида титана и наносится слой вольфрама, который планаризуется. Поверх вольфрама наносится проводящая жесткая маска из нитрида титана (Фиг. 4). Далее на пластину наносится фоторезист и проводится его экспонирование. Впоследствии методом плазмохимического травления проводится вскрытие жесткой маски до поверхности вольфрама. При проведении операции плазмохимического травления жесткой маски фоторезист частично стравливается; остатки фоторезиста удаляются жидкостным способом после плазмохимического травления. Затем через вскрытую жесткую маску вытравливается слой вольфрама до поверхности нижележащего проводящего барьерного слоя методом реактивного ионного травления. Далее на сформированные вольфрамовые вертикальные проводники методом CVD наносится диэлектрический барьерный слой нитрида кремния (Фиг. 5). После этого на пластину со сформированными вертикальными вольфрамовыми проводниками способом CVD наносится диэлектрик и проводится химико-механическая полировка пластины до поверхности вольфрама. Затем пластина покрывается проводящим барьерным слоем нитрида титана (Фиг. 6). Последующие слои системы металлизации на основе вольфрама в качестве материала горизонтальных и вертикальных межуровневых проводников получаются путем кратного повторения приведенной последовательности технологических операций.

За счет указанных изменений в технологическом маршруте формирования системы металлизации на основе вольфрама в качестве материала металлических шин и вертикальных контактных переходов предлагаемый способ является более предпочтительным в сравнении со способом Damascene изготовления системы медной металлизации.

ИСТОЧНИКИ ИНФОРМАЦИИ

1. Updated Results from Deep Trek High Temperature Electronics Development Programs / B. Ohme [et al.]. - Plymouth: Honeywell International Inc., 2007. - 8 p.

2. Foundry technologies 180-nm CMOS, RF CMOS and SiGe BiCMOS // Data Sheet. - IBM Microelectronics Division. - 4 p.

3. 0,18 μm Process Family: XT018. 0.18 Micron HV SOI CMOS Technology // XT018 Data Sheet. - X-FAB Semiconductor Foundries AG, 2014. - 11 p.

4. Патент № US 7038320 B1, «Single damascene integration scheme for preventing copper contamination of dielectric layer».

Способ формирования системы многоуровневой металлизации для высокотемпературных интегральных микросхем, включающий операции нанесения диэлектрических и металлических слоев, фотолитографию и травление канавок в этих слоях, нанесение барьерного и зародышевого слоев, нанесение слоя металла и его ХМП, отличающийся тем, что процесс формирования одного уровня металлической разводки включает следующую последовательность основных операций: на пластину кремния со сформированным транзисторным циклом наносится слой вольфрама для формирования горизонтальных проводников, проводится его ХМП и сквозное травления областей под заполнение проводящим барьерным слоем нитрида титана и диэлектриком, ХМП диэлектрика, нанесение барьерного слоя нитрида титана и слоя вольфрама для формирования вертикальных проводников, ХМП слоя вольфрама, сквозное травление областей под заполнение диэлектрическим барьерным слоем нитрида кремния и диэлектриком, ХМП диэлектрика с последующим покрытием полученной структуры проводящим барьерным слоем нитрида титана.
СПОСОБ ФОРМИРОВАНИЯ СИСТЕМЫ МНОГОУРОВНЕВОЙ МЕТАЛЛИЗАЦИИ НА ОСНОВЕ ВОЛЬФРАМА ДЛЯ ВЫСОКОТЕМПЕРАТУРНЫХ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ
СПОСОБ ФОРМИРОВАНИЯ СИСТЕМЫ МНОГОУРОВНЕВОЙ МЕТАЛЛИЗАЦИИ НА ОСНОВЕ ВОЛЬФРАМА ДЛЯ ВЫСОКОТЕМПЕРАТУРНЫХ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ
СПОСОБ ФОРМИРОВАНИЯ СИСТЕМЫ МНОГОУРОВНЕВОЙ МЕТАЛЛИЗАЦИИ НА ОСНОВЕ ВОЛЬФРАМА ДЛЯ ВЫСОКОТЕМПЕРАТУРНЫХ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ
Источник поступления информации: Роспатент

Показаны записи 1-10 из 14.
27.06.2013
№216.012.522f

Способ изготовления усовершенствованной многоуровневой медной металлизации с применением диэлектриков с очень низкой диэлектрической постоянной (ultra low-k)

Изобретение относится к микроэлектронике. Проблемы медной металлизации при уменьшении нормы проектирования: высокая дефектность структуры медных проводников и электромиграция по границе меди с окружающими диэлектриками; быстрое повышение удельного сопротивления при уменьшении ширины...
Тип: Изобретение
Номер охранного документа: 0002486632
Дата охранного документа: 27.06.2013
10.04.2014
№216.012.af74

Электролит и способ осаждения меди на тонкий проводящий подслой на поверхности кремниевых пластин

Изобретение относится к гальванотехнике и может быть использовано в технологии микроэлектроники, в которой слой меди необходимо нанести на тонкий подслой кобальта или его сплавов (кобальт-фосфор, кобальт-вольфрам-фосфор) или меди, находящейся на поверхности кремниевых пластин. Электроосаждение...
Тип: Изобретение
Номер охранного документа: 0002510631
Дата охранного документа: 10.04.2014
20.07.2014
№216.012.dfbe

Способ формирования многоуровневых медных межсоединений интегральных микросхем с использованием вольфрамовой жесткой маски

Изобретение относится к технологии изготовления сверхбольших интегральных схем (СБИС) в части формирования многоуровневых металлических соединений. Способ формирования многоуровневых медных межсоединений СБИС по процессу двойного Дамасцена через двухслойную жесткую маску включает нанесение слоя...
Тип: Изобретение
Номер охранного документа: 0002523064
Дата охранного документа: 20.07.2014
10.04.2015
№216.013.39de

Логический вентиль

Изобретение относится к электронике и предназначено для использования в интегральных логических устройствах на комплементарных униполярных полевых транзисторах структуры металл-окисел-полупроводник (МОП) с индуцированными каналами p и n типов проводимости и биполярных транзисторах n-p-n и p-n-p...
Тип: Изобретение
Номер охранного документа: 0002546302
Дата охранного документа: 10.04.2015
20.04.2015
№216.013.4281

Способ изготовления многоуровневой медной металлизации с ультранизким значением диэлектрической постоянной внутриуровневой изоляции

Изобретение относится к технологии изготовления многоуровневой металлизации сверхбольших интегральных микросхем (СБИС). Способ изготовления медной многоуровневой металлизации СБИС многократным повторением процессов изготовления типовых структур, состоящих из медных горизонтальных и...
Тип: Изобретение
Номер охранного документа: 0002548523
Дата охранного документа: 20.04.2015
13.01.2017
№217.015.8918

Способ определения температуры пористого слоя по изменениям показателя преломления при адсорбции

Изобретение относится к области измерений температуры тонких поверхностных слоев, в частности пористого диэлектрического слоя в химической промышленности (катализ), при изготовлении оптических и химических сенсоров, а так же в процессе криогенного травления диэлектриков в технологии...
Тип: Изобретение
Номер охранного документа: 0002602421
Дата охранного документа: 20.11.2016
25.08.2017
№217.015.ce30

Источник тока

Изобретение относится к электронике и предназначено для использования в интегральных микросхемах на комплементарных транзисторах структуры металл-диэлектрик-полупроводник (КМДП). Технический результат, заключающийся в повышении стабильности вырабатываемого тока по напряжению питания,...
Тип: Изобретение
Номер охранного документа: 0002620592
Дата охранного документа: 29.05.2017
17.02.2018
№218.016.2e44

Способ изготовления высокотемпературных кмоп кни интегральных схем

Изобретение относится к области технологии изготовления полупроводниковых приборов и сверхбольших интегральных схем на основе кремниевой подложки с использованием скрытого диэлектрика (КНИ), предназначенных для использования в средах с максимальной температурой до 250°С. Сущность изобретения:...
Тип: Изобретение
Номер охранного документа: 0002643938
Дата охранного документа: 06.02.2018
10.05.2018
№218.016.4331

Ячейка сегнетоэлектрической памяти

Изобретение относится к области устройств энергонезависимой памяти на основе явления сегнетоэлектричества с деструктивным считыванием, к которому предъявляются жесткие требования к ресурсу, времени хранения информации и энергоемкости. В основе изобретения - ячейка сегнетоэлектрической памяти....
Тип: Изобретение
Номер охранного документа: 0002649622
Дата охранного документа: 04.04.2018
21.10.2018
№218.016.94b8

Способ формирования локальной захороненной диэлектрической области изоляции активной части транзисторов с трехмерной структурой затвора (finfet)

Изобретение относится к области твердотельной электроники, в частности способам формирования изоляции активной части полевых транзисторов с трехмерной структурой затвора (FinFET). Сущностью изобретения является способ формирования захороненной диэлектрической области изоляции активной части...
Тип: Изобретение
Номер охранного документа: 0002670248
Дата охранного документа: 19.10.2018
Показаны записи 1-8 из 8.
27.06.2013
№216.012.522f

Способ изготовления усовершенствованной многоуровневой медной металлизации с применением диэлектриков с очень низкой диэлектрической постоянной (ultra low-k)

Изобретение относится к микроэлектронике. Проблемы медной металлизации при уменьшении нормы проектирования: высокая дефектность структуры медных проводников и электромиграция по границе меди с окружающими диэлектриками; быстрое повышение удельного сопротивления при уменьшении ширины...
Тип: Изобретение
Номер охранного документа: 0002486632
Дата охранного документа: 27.06.2013
10.04.2014
№216.012.af74

Электролит и способ осаждения меди на тонкий проводящий подслой на поверхности кремниевых пластин

Изобретение относится к гальванотехнике и может быть использовано в технологии микроэлектроники, в которой слой меди необходимо нанести на тонкий подслой кобальта или его сплавов (кобальт-фосфор, кобальт-вольфрам-фосфор) или меди, находящейся на поверхности кремниевых пластин. Электроосаждение...
Тип: Изобретение
Номер охранного документа: 0002510631
Дата охранного документа: 10.04.2014
20.07.2014
№216.012.dfbe

Способ формирования многоуровневых медных межсоединений интегральных микросхем с использованием вольфрамовой жесткой маски

Изобретение относится к технологии изготовления сверхбольших интегральных схем (СБИС) в части формирования многоуровневых металлических соединений. Способ формирования многоуровневых медных межсоединений СБИС по процессу двойного Дамасцена через двухслойную жесткую маску включает нанесение слоя...
Тип: Изобретение
Номер охранного документа: 0002523064
Дата охранного документа: 20.07.2014
10.04.2015
№216.013.39de

Логический вентиль

Изобретение относится к электронике и предназначено для использования в интегральных логических устройствах на комплементарных униполярных полевых транзисторах структуры металл-окисел-полупроводник (МОП) с индуцированными каналами p и n типов проводимости и биполярных транзисторах n-p-n и p-n-p...
Тип: Изобретение
Номер охранного документа: 0002546302
Дата охранного документа: 10.04.2015
20.04.2015
№216.013.4281

Способ изготовления многоуровневой медной металлизации с ультранизким значением диэлектрической постоянной внутриуровневой изоляции

Изобретение относится к технологии изготовления многоуровневой металлизации сверхбольших интегральных микросхем (СБИС). Способ изготовления медной многоуровневой металлизации СБИС многократным повторением процессов изготовления типовых структур, состоящих из медных горизонтальных и...
Тип: Изобретение
Номер охранного документа: 0002548523
Дата охранного документа: 20.04.2015
13.01.2017
№217.015.8918

Способ определения температуры пористого слоя по изменениям показателя преломления при адсорбции

Изобретение относится к области измерений температуры тонких поверхностных слоев, в частности пористого диэлектрического слоя в химической промышленности (катализ), при изготовлении оптических и химических сенсоров, а так же в процессе криогенного травления диэлектриков в технологии...
Тип: Изобретение
Номер охранного документа: 0002602421
Дата охранного документа: 20.11.2016
25.08.2017
№217.015.ce30

Источник тока

Изобретение относится к электронике и предназначено для использования в интегральных микросхемах на комплементарных транзисторах структуры металл-диэлектрик-полупроводник (КМДП). Технический результат, заключающийся в повышении стабильности вырабатываемого тока по напряжению питания,...
Тип: Изобретение
Номер охранного документа: 0002620592
Дата охранного документа: 29.05.2017
17.02.2018
№218.016.2e44

Способ изготовления высокотемпературных кмоп кни интегральных схем

Изобретение относится к области технологии изготовления полупроводниковых приборов и сверхбольших интегральных схем на основе кремниевой подложки с использованием скрытого диэлектрика (КНИ), предназначенных для использования в средах с максимальной температурой до 250°С. Сущность изобретения:...
Тип: Изобретение
Номер охранного документа: 0002643938
Дата охранного документа: 06.02.2018

Похожие РИД в системе

+ добавить свой РИД