Результат интеллектуальной деятельности: Автомат троичной логики и способ его применения для управления агрегатами технической системы

Изобретение относится к аналоговой вычислительной технике и может быть использовано во встроенных устройствах систем управления.

В известных устройствах [1-4] аппарат троичной логики используется для логической обработки состояний дискретной математической модели. Такие вычисления не связаны напрямую с физическим содержанием решаемой задачи, что приводит к необходимости большого количества аппаратных цифро-аналоговых преобразований, снижает динамику и повышает сложность системы управления.

В аналоговых процессорах происходит непосредственный синтез аналоговых сигналов управления, что позволяет встраивать их в агрегаты технических систем без дополнительных преобразований сигналов.

В известных аналоговых триггерах [5, 6], выходной аналоговый сигнал управления формируется и запоминается по максимальному значению входящего аналогового сигнала в непрерывном числовом диапазоне от нуля до единицы, включая произвольное дробное значение. Функционирование аналогового триггера описывается следующей системой уравнений: P(t)=max(S(t-1),1-Q(t-1)), Q(t)=max(R(t-1),1-P(t-1)), где t - текущий момент дискретного времени, (t-1) - предыдущий момент дискретного времени, S(t) - контролируемый сигнал, R(t) - сигнал сброса, P(t) - основной выходной сигнал, Q(t) - инверсный выходной сигнал.

Недостатком устройств является ограничение максимального периода запоминания сигнала интервалом подачи импульсов управления (синхронизации), поэтому устройство требует периодического сравнения сигналов с пилообразным напряжением. Работа устройства не связана с логикой подключения агрегатов, поэтому оно не приспособлено к анализу последовательных состояний технической системы.

Рассмотренный в [7] континуальный процессор наиболее близко соответствует уровню изобретения и выбран в качестве прототипа. Особенностью его работы является возможность многостороннего анализа состояний сигналов, влияющих на режимы работы агрегата. Континуальный процессор (КП) формирует составной аналогово-логический сигнал, определяющий бинарную функцию подключения агрегата к технической системе и аналоговую функцию управления режимом работы агрегата. Его входные сигналы передают значения параметров и состояния технической системы, влияющие на работу агрегата. На базе континуальных процессоров строится комбинационная аналоговая логика управления агрегатами технической системы [8]. Недостатком КП является невозможность решения задач сопоставления событий в системе по принципу «раньше-позже», что ограничивает применимость континуальных процессоров в аппаратных алгоритмах управления.

Целью изобретения является создание аппаратных алгоритмов управления последовательностями выполнения процессов в технической системе. Разработанное решение технической задачи использует понятия троичной логики для определения состояний процесса в аналоговых вычислительных сетях.

Техническим результатом изобретения является расширение возможностей аналоговых процессоров в области алгоритмического управления процессами обработки аналоговых сигналов.

Поставленная цель в автомате троичной логики (АТЛ) (Фиг. 1) достигается тем, что для управления последовательностями подключения сигналов управления агрегатами используют КП 1, три логических элемента (ЛЭ) 2И 2,3,4, два логических ЛЭ 2ИЛИ 5,6, ЛЭ НЕ 7, два ЛЭ 2И-НЕ 8,9, первый вход 10 АТЛ подключен к функциональному входу 11 КП 1, второй вход 12 АТЛ подключен к первому логическому входу 13 КП 1, третий вход 14 АТЛ подключен к первому входу 15 первого ЛЭ 2И 2, первый выход 16 АТЛ подключен к функциональному выходу 17 КП 1, второй выход 18 АТЛ подключен к выходу 19 первого ЛЭ 2И 2 и к первому входу 20 первого ЛЭ 2ИЛИ 5, третий выход 21 АТЛ подключен к логическому выходу 22 КП 1 и ко второму входу 23 первого ЛЭ 2ИЛИ 5, к выходу второго ЛЭ 2И 3 подключены первый вход 24 второго ЛЭ 2ИЛИ 6 и вход ЛЭ НЕ 7, четвертый выход 25 АТЛ подключен к выходу ЛЭ НЕ 7, к первому входу 26 третьего ЛЭ 2И 4 и к первому входу 27 второго ЛЭ 2И-НЕ 9, инверсный логический выход 28 КП 1 подключен к первому входу 29 первого ЛЭ 2И-НЕ 8, к первому входу 30 второго ЛЭ 2И 3 и ко второму входу 31 третьего ЛЭ 2И 4, выход первого ЛЭ 2ИЛИ 5 подключен ко второму входу 32 первого ЛЭ 2И-НЕ 8 и ко второму входу 33 второго ЛЭ 2ИЛИ 6, выход первого ЛЭ 2И-НЕ 8 подключен ко второму логическому входу 34 КП 1, выход третьего ЛЭ 2И 4 подключен ко второму входу 35 первого ЛЭ 2И 2, выход второго ЛЭ 2ИЛИ 6 подключен ко второму входу 36 ЛЭ 2И-НЕ 9, выход второго ЛЭ 2И-НЕ 9 подключен ко второму входу 37 второго ЛЭ 2И 3.

Поставленная цель в способе управления сигналами в цепочке, состоящей из N>1 АТЛ 40 и подключенных к ним агрегатов А₁,…,А_N, достигается тем, что (фиг. 2) на третий вход 14 первого АТЛ 40 цепочки до начала работы с резистора 38 подают нулевое блокирующее напряжение, вначале работы ключом 39 замыкают цепь подачи на третий вход 14 первого АТЛ 40 напряжения логической единицы v₁₄, для подключения i-го агрегата (i изменяется от 1 до N) на первый вход 10 i-го АТЛ 40 подают сигнал управления u_i(t), на логический вход 12 первого АТЛ 40 цепочки подают логический сигнал v₁(t) подтверждения передачи сигнала управления u₁(t), с первого выхода 16 каждого i-го АТЛ 40 цепочки на i-й агрегат А_i подают сигнал управления u_i(t), с третьего выхода 21 i-го АТЛ 40 цепочки на i-й агрегат А_i подают логический сигнал разблокировки v_i(t), сигнал со второго выхода 18 i-1-го АТЛ 40 передают на первый вход i-й логической схемы 2И 41, на второй вход i-го ЛЭ 2И 41 подают сигнал v_i(t) подтверждения передачи сигнала управления u_i(t), с выхода i-го ЛЭ 2И 41 подают сигнал на логический вход 12 i-го АТЛ 40, с четвертого выхода 25 i-1-го АТЛ 40 на третий вход 14 i-го АТЛ 40 подают логический сигнал, второй 18 и четвертый 25 выходы N-го АТЛ не задействованы.

Рассмотрим работу АТЛ. Его базовым элементом является КП, на функциональный вход 11 которого с входа АТЛ 10 подается аналоговый сигнал управления агрегатом u₁₀(t). Сигнал управления передается на агрегат через замкнутый ключ КП 1 на выход 17 при условии одновременной подачи на логические входы 13 и 34 логической единицы:

где - аналоговые сигналы на функциональном входе 11 и выходе 17 КП 1, - сигналы на логических входах 13 и 34, - сигналы на логических выходах 22 и 28.

Далее обозначим логические сигналы АТЛ индексами, соответствующими номерам выводов элементов на фиг. 1: .

Сигнал v₁₄=0 в начальном состоянии АТЛ. При включении ему устанавливается значение v₁₄=1.

Входной алфавит АТЛ определяется значениями сигнала v₁₂={0,1}. Граф переходов состояний АТЛ изображен на фиг. 3.

Начальное состояние АТЛ S₀ является неустойчивым, соответствует нулевым значениям на логических выходах 18, 21, 25. Оно устанавливается вначале работы АТЛ подачей на вход 14 сигнала . Из S₀ происходит переход в состояние S₁, соответствующее значениям сигналов на выходах: и автомат ждет появления входящего сигнала v₁₂, сигнализирующего о подаче на функциональный вход аналогового сигнала u₁₀(t). Этому переходу соответствует конъюнкция сигналов . С учетом запишем:

Состояние S₁ не изменяется до прихода активирующего сигнала , т.е. до тех пор, пока . Это состояние не должно зависеть от состояния на выходе 18. Оно определит конъюнкцию или . Следовательно, на входе 24 второго ЛЭ 2И 3 будет функция

Выполним эквивалентные преобразования выражения (3) и, учитывая, что на инверсном выходе 28 КП будет сигнал , а , получим формулу:

подтверждающую справедливость работы схемы для состояния S₁.

В состояние S₂ АТЛ переходит из состояния S₁, когда приходит сигнал активации , при этом . Состояние S₂ не изменяется до тех пор, пока , при этом . Следовательно, на выходе 21 будет функция

Выполним эквивалентные преобразования выражения (5).

В состояние S₃ АТЛ переходит из состояния S₂, когда сигналы . Следовательно, на выходе 18 будет функция

После завершения передачи сигналов на логический вход 12 АТЛ переходит в режим ожидания сброса в независимости от прихода сигналов на входы 10 и 12. При этом функциональный сигнал u₁₀(t) не передается агрегату, а в систему передается логический сигнал , сообщающий о блокировке.

Выражения (4), (6), (7) составляют систему уравнений для определения сигналов на выходах 18, 21, 24 и определяют структуру АТЛ, показанную на фиг.1.

АТЛ является аналоговым устройством, которое может находиться в одном из трех устойчивых состояний:

А) Агрегат не подключался к системе. Сигналы на выходах .

Б) Агрегат подключен к системе и ему передается через замкнутый ключ КП 1 аналоговый сигнал управления u₁₀(t). Сигналы на выходах .

В) Агрегат подключался к системе и после этого отключен. Сигналы на выходах .

На фиг.4 показан пример соединения двух АТЛ, последовательно подключающих агрегаты А1 и А2. На входы 10 поступают аналоговые сигналы u₁(t) и u₂(t). Логические сигналы v₁ и v₂, подтверждают поступление аналоговых сигналов. Первый АТЛ 40 посылает сигнал разблокировки с выхода 18 через ЛЭ И 41. Условием подключения второго агрегата является: и передача из АТЛ 40 сигнала . Таким образом, агрегат А2 сможет работать только после завершения работы агрегата А1.

В отличие от известных подходов в данном случае в троичную логику кроме математических преобразований вносится физический смысл оценки изменения состояний технической системы, которое позволяет патентуемому устройству без дополнительной логической обработки формировать и передавать агрегатам аналоговые сигналы управления, соблюдая очередность подключения. АТЛ можно соединять цепочки. При этом происходит последовательное подключение прикрепленных к АТЛ агрегатов.

Благодаря унификации и простоте схемы АТЛ могут найти применение в качестве встроенных устройств управления агрегатами технических систем.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемое устройство и способ обеспечивают по сравнению с прототипом заявленные преимущества.

Проведенный заявителем анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностями существенных признаков, тождественными всем признакам заявленного способа и устройства, отсутствуют, что указывает на соответствие заявленного изобретения условию патентоспособности "новизна".

Предложенное устройство и способ являются промышленно применимыми к существующим техническим средствам и соответствуют критерию «изобретательский уровень», так как они явным образом не следуют из уровня техники.

Следовательно, предложенное техническое решение соответствует установленным условиям патентоспособности изобретения.

1. Патент RU 2394366 Пороговый элемент троичной логики и устройства на его основе. Маслов С. П., 28.05.2009, Опубликовано: 10.07.2010 Бюл. № 19

2. Патент RU 2388111 Элемент троичной логики. Витухновский А.Г., 25.03.2009, Опубликовано: 27.04.2010 Бюл. № 12

3. Патент RU 2616887 Троичный полный последовательный сумматор (варианты). Маслов С. П., 22.04.2016, Опубликовано: 18.04.2017 Бюл. № 11

4. Патент RU 2481701 Троичный к-моп-с логический элемент "не". Мурашёв В. Н., Забеднов П. В. .07.2011, Опубликовано: 10.05.2013 Бюл. № 13

5. Патент RU 2223595 C2, МПК Н03К 3/037 (2000.01), Аналоговый триггер. Кузнецов Б.П., 04.03.2002, Опубликовано: 10.02.2004 Бюл. № 4

6. Патент RU 2229195 C2, МПК Н03К 3/37 (2000.01), Аналоговый триггер. Кузнецов Б.П., 06.06.2022, Опубликовано: 20.05.2004 Бюл. № 14

7. Патент № 2739723 Российская Федерация, МПК G06G 7/00 (2006.01), G06F 7/00 (2006.01). Континуальный процессор: № 2020131605: заявл. 25.09.2020: опубл. 28.12.2020 Бюл. № 1 / Дембицкий Н.Л.; заявитель МАИ(НИУ). - 4 с.

8. Дембицкий Н.Л. Аналоговые процессоры М.: МАИ, 2018, 175 с., ил.