Результат интеллектуальной деятельности: УСТРОЙСТВО СРАВНЕНИЯ ДВОИЧНЫХ ЧИСЕЛ

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны устройства сравнения двоичных чисел (см., например, третий снизу рис. в табл. 3.5 на стр. 103 в книге Справочник по цифровой вычислительной технике. Малиновский Б.Н., Александров В.Я., Боюн В.П. и др. / Под ред. Б.Н. Малиновского. Киев: Техника, 1974 г.), формирующие признак соотношения х₂>х₁, где х₁,х₂∈{0,1} - одноразрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных устройств сравнения двоичных чисел, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается сравнение n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятое за прототип устройство сравнения двоичных чисел (патент РФ 2330322, кл. G06F 7/00, 2008 г.), которое содержит элемент «Запрет», D-триггер и формирует признак соотношения X>Y, где X, Y - n-разрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется формирование признака соотношения X=Y, где X, Y - n-разрядные двоичные числа, задаваемые двоичными сигналами.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения формирования признаков соотношений X>Y и X=Y, где X, Y есть n-разрядные двоичные числа, задаваемые двоичными сигналами.

Указанный технический результат при осуществлении изобретения достигается тем, что в устройстве сравнения двоичных чисел, содержащем элемент «Запрет» и D-триггер, особенность заключается в том, что в него дополнительно введены два элемента «Запрет», D-триггер и два элемента «Исключающее ИЛИ», причем инвертирующий, неинвертирующий входы j-го элемента «Запрет» и первый, второй входы второго элемента «Исключающее ИЛИ» соединены соответственно с выходом первого элемента «Исключающее ИЛИ», неинвертирующим выходом (j-1)-го D-триггера и выходами первого, второго элементов «Запрет», а объединенные вход данных первого D-триггера, выход второго элемента «Исключающее ИЛИ» и объединенные вход данных второго D-триггера, выход третьего элемента «Запрет» образуют соответственно первый и второй выходы устройства сравнения двоичных чисел, первый, второй информационные и первый, второй управляющие входы которого подключены соответственно к объединенным неинвертирующему входу первого элемента «Запрет», второму входу первого элемента «Исключающее ИЛИ», объединенным инвертирующему входу первого элемента «Запрет», первому входу первого элемента «Исключающее ИЛИ» и объединенным входу сброса первого D-триггера, входу установки второго D-триггера, объединенным тактовым входам первого, второго D-триггеров.

На фиг. 1 и фиг. 2 представлены соответственно схема предлагаемого устройства сравнения двоичных чисел и временные диаграммы, поясняющие принцип его работы.

Устройство сравнения двоичных чисел содержит D-триггеры 1₁, 1₂, элементы «Запрет» 2₁, 2₂, 2₃ и элементы «Исключающее ИЛИ» 3₁, 3₂, причем инвертирующий, неинвертирующий входы элемента 2_j и первый, второй входы элемента 3₂ соединены соответственно с выходом элемента 3₁, неинвертирующим выходом D-триггера 1_j-1 и выходами элементов 2₁, 2₂, а объединенные вход данных D-триггера 1₁, выход элемента 3₂ и объединенные вход данных D-триггера 1₂, выход элемента 2₃ образуют соответственно первый и второй выходы устройства сравнения двоичных чисел, первый, второй информационные и первый, второй управляющие входы которого подключены соответственно к объединенным неинвертирующему входу элемента 2₁, второму входу элемента 3₁, объединенным инвертирующему входу элемента 2₁, первому входу элемента 3₁ и объединенным входу сброса D-триггера 1₁, входу установки D-триггера 1₂, объединенным тактовым входам D-триггеров 1₁, 1₂.

Работа предлагаемого устройства сравнения двоичных чисел осуществляется следующим образом. На его первый, второй управляющие входы подаются соответственно импульсные сигналы ƒ₁, ƒ₂∈{0,1} (фиг. 2), причем период Т сигнала ƒ₂ должен удовлетворять условию Т>Δt, где Δt=max(τ_Тр, τ_{Иск.ИЛИ})+τ_3апрет+τ_{Иск.ИЛИ}, а τ_Тр и τ_3апрет, τ_{Иск.ИЛИ} есть длительности задержек, вносимых D-триггером и элементами «Запрет», «Исключающее ИЛИ». Синхронно с передним фронтом импульса сигнала ƒ₁, передними фронтами первого, …, (n-1)-го импульсов сигнала ƒ₂ на первый и второй информационные входы предлагаемого устройства последовательно подаются двоичные сигналы x₁, …, x_n∈{0,1} и y₁, …, y_n∈{0,1} соответственно (фиг. 2), которые задают подлежащие сравнению n-разрядные двоичные числа X и Y (х_n, y_n задают значения старших, а x₁, y₁ - младших разрядов). Тогда сигналы на первом, втором выходах предлагаемого устройства будут определяться рекуррентными выражениями

где есть номер момента времени t_i (фиг. 2); z₀=0; q₀=1. В представленных ниже таблицах приведены значения реализуемых выражениями (1) функций на всех возможных наборах значений их аргументов.

Анализ данных, приведенных в таблицах, позволяет заключить, что: 1) если x_i<y_i или x_i=y_i и z_i-1=0, то z_i=0; 2) если х_i>y_i или x_i=y_i и z_i-1=1, то z_i=1; 3) если q_i-1=0 или q_i-1=1 и х_i≠y_i, то q_i=0; 4) если q_i-1=1 и x_i=y_i, то q_i=1. Таким образом, при i=n на первом, втором выходах предлагаемого устройства получим

, .

Вышеизложенные сведения позволяют сделать вывод, что предлагаемое устройство сравнения двоичных чисел обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает формирование признаков соотношений X>Y и X=Y, где X, Y есть n-разрядные двоичные числа, задаваемые двоичными сигналами.