Результат интеллектуальной деятельности: МАЖОРИТАРНЫЙ ЭЛЕМЕНТ "6 И БОЛЕЕ ИЗ 11"

Изобретение относится к области радиотехники и может найти применение в радиосредствах специальной радиосвязи для высоконадежной передачи данных по радиоканалу в условиях воздействия комплекса помех, а также может быть использовано как элемент более сложного устройства - блока логической обработки, реализующий заданный мажоритарный алгоритм повышения достоверности по совокупности правил мажоритирования [МПК G06F 7/38, Н03К 19/23].

Из уровня техники известен МАЖОРИТАРНЫЙ ЭЛЕМЕНТ [авторское свидетельство СССР №1819100], содержащий управляемый генератор импульсов, 2 счетчика, дешифратор, коммутатор, цифровой компаратор, 3 элемента И и D-триггер.

Недостатком аналога является использование большой номенклатуры логических элементов, а также сложность реализации на электронных компонентах с изменяемой архитектурой.

Наиболее близким по технической сущности является МАЖОРИТАРНЫЙ МОДУЛЬ [патент РФ на изобретение №2533079], при этом вариант реализации им мажоритарной функции «6 и более из 11» содержит совокупность 12 мажоритарных элементов, которые реализуют мажоритарную функцию трех аргументов, 2300 двухвходовых элементов И и 459 элементов ИЛИ.

Недостатком прототипа является схемотехническая сложность построения мажоритарного элемента, а также использование большой номенклатуры логических элементов и сложность реализации на электронных компонентах с изменяемой архитектурой.

Техническим результатом изобретения является схемотехническое упрощение, сокращение номенклатуры и числа используемых логических элементов, а также обеспечение возможности реализации мажоритарного элемента на электронных компонентах с изменяемой архитектурой.

Технический результат достигается за счет того, что заявлен мажоритарный элемент «6 и более из 11», содержащий 30 двухвходовых элементов И и 33 элемента ИЛИ, отличающийся тем, что содержит одиннадцать иерархических уровней с логическими элементами ИЛИ и двухвходовыми элементами И, каждый из первых пяти уровней состоит из пяти пар элементов ИЛИ и И, при этом каждый из десяти первых входов устройства соединен с соответствующей парой элементов ИЛИ и И первого уровня, а одиннадцатый вход соединен с пятой парой логических элементов ИЛИ и И второго уровня, выходы каждого их логических элементов первого уровня соединены с парой элементов ИЛИ и И второго уровня, при этом первый элемент ИЛИ первого уровня соединен с первой парой логических элементов ИЛИ и И третьего уровня, выходы каждого из логических элементов второго уровня соединены с парами логических элементов ИЛИ и И третьего уровня, при этом последний элемент И второго уровня соединен с пятой парой элементов ИЛИ и И четвертого уровня, выходы каждого из логических элементов третьего уровня соединены с парой элементов ИЛИ и И четвертого уровня, при этом первый элемент ИЛИ третьего уровня соединен с первой парой логических элементов ИЛИ и И пятого уровня, выходы каждого из логических элементов четвертого уровня соединены с парами логических элементов ИЛИ и И пятого уровня, при этом последний элемент И четвертого уровня соединен с последним элементом ИЛИ шестого уровня, к другому входу которого подключен выход последнего элемента И пятого уровня, выход первого элемента ИЛИ пятого уровня соединен с элементом И шестого уровня, к другому входу которого подключен выход второго элемента ИЛИ пятого уровня, выход первого элемента И пятого уровня соединен с элементом ИЛИ десятого уровня, к другому входу которого подключен выход элемента ИЛИ девятого уровня, выход второго элемента И пятого уровня соединен с первым элементом ИЛИ седьмого уровня и элементом ИЛИ девятого уровня, при этом ко второму входу первого элемента ИЛИ седьмого уровня подключен выход второго элемента ИЛИ шестого уровня, ко второму входу элемента ИЛИ девятого уровня подключен выход элемента ИЛИ восьмого уровня, выход следующего элемента ИЛИ пятого уровня соединен с элементом И седьмого уровня, ко второму входу которого подключен выход элемента И шестого уровня, выходы следующей пары элементов И и ИЛИ пятого уровня соединены с первым элементом ИЛИ шестого уровня, при этом выход указанного элемента И пятого уровня также соединен с элементом ИЛИ восьмого уровня, к другому входу которого подключен выход второго элемента ИЛИ седьмого уровня, выходы следующей пары элементов И и ИЛИ пятого уровня соединены со вторым элементом ИЛИ шестого уровня, при этом выход указанного элемента И пятого уровня также соединен со вторым элементом ИЛИ седьмого уровня, ко второму входу которого подключен выход третьего элемента ИЛИ шестого уровня, выход первого элемента ИЛИ шестого уровня соединен с элементом И восьмого уровня, при этом ко второму входу элемента И восьмого уровня подключен выход элемента И седьмого уровня, а выход элемента И восьмого уровня соединен с элементом И девятого уровня, ко второму входу элемента И девятого уровня подключен выход первого элемента ИЛИ седьмого уровня, выход элемента И девятого уровня соединен с входом элемента И одиннадцатого уровня, к другому входу которого подключен выход элемента ИЛИ 10 уровня, при этом выход элемента И 11 уровня является выходом мажоритарного элемента.

Краткое описание чертежей.

На фиг. 1 представлено схематичное изображение мажоритарного элемента «6 и более из 11».

На фиг. 2 представлен пример работы мажоритарного элемента «6 и более из 11».

На чертежах большими цифрами отмечены порядковые номера иерархических уровней логических элементов, средними цифрами - порядковые номера входов и выходов устройства, а также логических элементов, маленькими цифрами отмечены состояния входов и выходов логических элементов, которые расположены над соответствующими цифрами.

На фигурах обозначено: 1-11 - входы устройства, 12-16 - элементы ИЛИ первого уровня, 17-21 - элементы И первого уровня, 22-26 - элементы ИЛИ второго уровня, 27-31 - элементы И второго уровня, 32-36 - элементы ИЛИ третьего уровня, 37-41 - элементы И третьего уровня, 42-46 - элементы ИЛИ четвертого уровня, 47-51 - элементы И четвертого уровня, 52-56 - элементы ИЛИ пятого уровня, 57-61 - элементы И пятого уровня, 62 - элемент И шестого уровня, 63-65 - элементы ИЛИ шестого уровня, 66 - элемент И седьмого уровня, 67-68 - элементы ИЛИ седьмого уровня, 69 - элемент И восьмого уровня, 70 - элемент И восьмого уровня, 71 - элемент И девятого уровня, 72 - элемент ИЛИ девятого уровня, 73 - элемент ИЛИ десятого уровня, 74 - элемент И одиннадцатого уровня, 75 - выход устройства.

Осуществление изобретения.

Мажоритарный элемент «6 и более из 11» содержит одиннадцать иерархических уровней с логическими элементами ИЛИ и двухвходовыми элементами И, каждый из первых пяти уровней состоит из пяти пар элементов ИЛИ и И, при этом каждый из десяти входов устройства 1-10 соединен с соответствующей парой элементов ИЛИ 12-16 и И 17-21 первого уровня, а вход 11 соединен с пятой парой логических элементов ИЛИ 26 и И 31 второго уровня, выходы каждого из логических элементов 12-21 первого уровня соединены с парой элементов ИЛИ 22-26 и И 27-31 второго уровня, при этом элемент ИЛИ 12 первого уровня соединен с первой парой логических элементов ИЛИ 32 и И 37 третьего уровня, выходы каждого из логических элементов 22-31 второго уровня соединены с парами логических элементов ИЛИ 32-36 и И 37-41 третьего уровня, при этом последний элемент И 31 второго уровня соединен с пятой парой элементов ИЛИ 46 и И 51 четвертого уровня, выходы каждого из логических элементов 32-41 третьего уровня соединены с парой элементов ИЛИ 42-46 и И 47-51 четвертого уровня, при этом первый элемент ИЛИ 32 третьего уровня соединен с первой парой логических элементов ИЛИ 52 и И 57 пятого уровня, выходы каждого из логических элементов 42-46 четвертого уровня соединены с парами логических элементов ИЛИ 52-56 и И 57-61 пятого уровня, при этом последний элемент И 51 четвертого уровня соединен с последним элементом ИЛИ 65 шестого уровня, к другому входу которого подключен выход последнего элемента И 61 пятого уровня, выход первого элемента ИЛИ 52 пятого уровня соединен с первым элементом И 62 шестого уровня, к другому входу которого подключен выход второго элемента ИЛИ 53 пятого уровня.

Выход первого элемента И 57 пятого уровня соединен с элементом ИЛИ 73 десятого уровня, к другому входу которого подключен выход элемента ИЛИ 72 девятого уровня.

Выход второго элемента И 58 пятого уровня соединен с первым элементом ИЛИ 67 седьмого уровня и элементом ИЛИ 72 девятого уровня, при этом ко второму входу первого элемента ИЛИ 67 седьмого уровня подключен выход второго элемента ИЛИ 64 шестого уровня, ко второму входу элемента ИЛИ 72 девятого уровня подключен выход элемента ИЛИ 70 восьмого уровня.

Выход следующего элемента ИЛИ 54 пятого уровня соединен с элементом И 66 седьмого уровня, ко второму входу которого подключен выход элемента И 62 шестого уровня.

Выходы следующей пары элементов И 59 и ИЛИ 55 пятого уровня соединены с первым элементом ИЛИ 63 шестого уровня, при этом выход элемента И 59 пятого уровня также соединен с элементом ИЛИ 70 восьмого уровня, на другой вход которого подключен выход второго элемента ИЛИ 68 седьмого уровня.

Выходы следующей пары элементов И 60 и ИЛИ 56 пятого уровня соединены со вторым элементом ИЛИ 64 шестого уровня, при этом выход элемента И 60 пятого уровня также соединен со вторым элементом ИЛИ 68 седьмого уровня, ко второму входу которого подключен выход третьего элемента ИЛИ 65 шестого уровня.

Выход первого элемента ИЛИ 63 шестого уровня соединен с элементом И 69 восьмого уровня, при этом ко второму входу элемента И 69 восьмого уровня подключен выход элемента И 66 седьмого уровня, а выход элемента соединен с элементом И 71 девятого уровня.

Ко второму входу элемента И 71 девятого уровня подключен выход первого элемента ИЛИ 67 седьмого уровня, выход элемента И 71 девятого уровня соединен с входом элемента И 74 одиннадцатого уровня, к другому входу которого подключен выход элемента ИЛИ 73 10 уровня, при этом выход элемента И 11 уровня является выходом 75 мажоритарного элемента.

Технический результат изобретения - схемотехническое упрощение мажоритарного элемента - достигается и сокращение номенклатуры применяемых логических элементов ,достигается за счет использования одиннадцати иерархических уровней с логическими элементами ИЛИ и двухвходовыми элементами И.

Прототип содержит 12 мажоритарных элементов, которые реализуют мажоритарную функцию трех аргументов, 2 300 двухвходовых элементов И и 459 элементов ИЛИ, при этом заявленное техническое решение содержит всего 63 логических элемента, из которых 37 элементов ИЛИ и 30 двухвходовых элементов И, что подтверждает вышеуказанный технический результат.

Технический результат изобретения - обеспечение возможности реализации мажоритарного элемента на электронных компонентах с изменяемой архитектурой - достигается за счет использования логических элементов ИЛИ и двухвходовых элементов И, реализация иерархических построений которых технически наиболее простая и реализуется на большинстве электронных компонентов с изменяемой архитектурой, например, программируемых логических микросхемах или различных контроллерах.

Заявленное техническое решение работает следующим образом.

Принцип работы устройства заключается в том, что на входы 1-11 устройства поступает произвольная последовательность двоичных символов «1» и «0», а на выходе устройства 75, по принятому критерию большинства «6 и более из 11» формируется «ответ» - значение тех элементов входной последовательности, число которых превышает число противоположных. Таким образом, если число «1» среди входных значений превышает число «0», то на выходе 75 устройства будет сформировано значение, равное логической «1», что будет справедливо и в обратном случае: при большем числе «0» - выходное значение будет соответствовать логическому «0».

В качестве примера, поясняющего работу мажоритарного элемента «6 и более из 11», рассмотрим поступление на входы устройства 1-11 вектора [10100100110].

После этого последовательно на выходах каждого из одиннадцати уровней иерархического построения будут сформированы следующие векторы состояний (см. Фиг. 2):

на выходах элементов первого уровня 12, 17, 13, 18, 14, 19, 15, 20, 16, 21 сформируется вектор [1010100011];

на выходах элементов второго уровня 22, 27, 23, 28, 24, 29, 25, 30, 26, 31 сформируется вектор [1010001010];

на выходах элементов третьего уровня 32, 37, 33, 38, 34, 39, 35, 40, 36, 41 сформируется вектор [1110001010];

на выходах элементов четвертого уровня 42, 47, 43, 48, 44, 49, 45, 50, 46, 51 сформируется вектор [1100101000];

на выходах элементов пятого уровня 52, 57, 53, 58, 54, 59, 55, 60, 56, 61 сформируется вектор [1110101000];

на выходах элементов шестого уровня 62-65 сформируется вектор [1100];

на выходах элементов седьмого уровня 66-68 сформируется вектор [100];

на выходах элементов восьмого уровня 69-70 сформируется вектор [10];

на выходах элементов девятого уровня 71-72 сформируется вектор [00];

выход элемента 73 десятого уровня примет значение логического «0», выход 75 устройства, являющийся выходом элемента 74 одиннадцатого уровня примет также значение логического «0».

При других входных значениях устройство работает аналогичным образом.