Результат интеллектуальной деятельности: УСТРОЙСТВО ДЛЯ ПРИЕМА ИНФОРМАЦИИ С ПОВЫШЕННОЙ ДОСТОВЕРНОСТЬЮ

Устройство для приема информации с повышенной достоверностью (УПИПД) относится к технике связи и может быть использовано в системах передачи данных.

Известно устройство приема информации с аппаратными средствами, повышающими ее достоверность (Н.Д.Путинцев «Аппаратный контроль управляющих цифровых вычислительных машин», «Советское радио», М., 1966 г., стр.48, рис.11.5), содержащее регистр информации и логический блок.

Недостатком известного устройства являются относительно большие аппаратурные затраты, связанные с формированием, передачей, приемом и анализом избыточных контрольных кодов, что также требует дополнительных затрат времени и усложнения кодограмм обмена.

Наиболее близким по технической сущности к заявляемому устройству является устройство для приема информации по двум параллельным каналам связи в системе передачи данных с решающей обратной связью (авт. свид. №473314 по МПК H04L 1/16 за 14.06.1972 г.), содержащее входные блоки первого и второго каналов, логический блок с сумматором по модулю два, первым и вторым ключами и элементом И, первый и второй декодеры, первый и второй ключевые блоки, регистр выдачи информации, блок анализа результатов декодирования, блок управления повторением кодовых комбинаций принимаемой информации с соответствующим выходом, информационный выход устройства и информационные входы первого и второго каналов, причем выход входного блока первого канала соединен с первыми входами сумматора по модулю два и первого ключа логического блока и входом первого декодера, выход входного блока второго канала соединен со вторыми входами сумматора по модулю два и второго ключа логического блока и входом второго декодера, выход сумматора по модулю два соединен со вторыми входами первого и второго ключа, выходы которых соединены с соответствующими входами элемента И, группа выходов первого декодера соединена с группой входов первого ключевого блока, группа выходов которого соединена с первой группой входов регистра выдачи информации, группа выходов второго декодера соединена с группой входов второго ключевого блока, группа выходов которого соединена со второй группой входов регистра выдачи информации, группа выходов которого является информационным выходом устройства, выходы первого и второго декодера соединены с соответствующими входами блока анализа результатов декодирования, первый выход которого соединен со входом блока управления повторами кодовых комбинаций принимаемой информации, выход которого является одноименным выходом устройства, второй выход блока анализа результатов декодирования соединен с соответствующим входом первого ключевого блока, третий выход блока анализа результатов декодирования соединен с соответствующим входом второго ключевого блока.

Данное известное устройство не обеспечивает необходимую достоверность приема особо важной информации, так как при отказе или систематических сбоях одного из каналов устройство начинает работать как обычная одноканальная система, теряя высокую достоверность информации, присущую работе с двумя параллельными исправными каналами. Устройство не различает ситуации устойчивой неисправности канала от случайных сбоев в канале, не имеет критерийного анализа работы каналов и не имеет возможности замены неисправного канала на исправный резервный. Все это снижает достоверность принимаемой информации.

Техническим результатом и целью изобретения является расширение функциональных возможностей прототипа и повышение достоверности принимаемой информации без снижения пропускной способности системы передачи данных за счет критерийного анализа состояния каналов и своевременной замены неисправного канала исправным резервным.

Указанная цель достигается тем, что устройство для приема информации с повышенной достоверностью, содержащее входные блоки первого и второго каналов, логический блок с сумматором по модулю два, первым и вторым ключами и элементом И, первый и второй декодеры, первый и второй ключевые блоки, регистр выдачи информации, блок анализа результатов декодирования, блок управления повторением кодовых комбинаций принимаемой информации с соответствующим выходом, информационный выход устройства и информационные входы первого и второго каналов, причем выход входного блока первого канала соединен с первыми входами сумматора по модулю два и первого ключа логического блока и входом первого декодера, выход входного блока второго канала соединен со вторыми входами сумматора по модулю два и второго ключа логического блока и входом второго декодера, выход сумматора по модулю два соединен со вторыми входами первого и второго ключа, выходы которых соединены с соответствующими входами элемента И, группа выходов первого декодера соединена с группой входов первого ключевого блока, группа выходов которого соединена с первой группой входов регистра выдачи информации, группа выходов второго декодера соединена с группой входов второго ключевого блока, группа выходов которого соединена со второй группой входов регистра выдачи информации, группа выходов которого является информационным выходом устройства, выходы первого и второго декодера соединены с соответствующими входами блока анализа результатов декодирования, первый выход которого соединен со входом блока управления повторами кодовых комбинаций принимаемой информации, выход которого является одноименным выходом устройства, второй выход блока анализа результатов декодирования соединен с соответствующим входом первого ключевого блока, третий выход блока анализа результатов декодирования соединен с соответствующим входом второго ключевого блока, и тем, что устройство дополнительно содержит третий декодер, третий ключевой блок, делитель частоты, первый и второй счетчики, входной коммутатор каналов, блок формирования запросов перехода на резервный канал, выход которого является одноименным выходом устройства, а также - информационный вход резервного канала и вход тактовой частоты, соединенный с первыми входами входных блоков первого и второго каналов, вторые входы которых соединены с соответствующими выходами входного коммутатора каналов, выход элемента И логического блока соединен с третьим декодером, выход которого соединен с соответствующим входом блока анализа результатов декодирования, а группа выходов которого соединена с группой входов третьего ключевого блока, группа выходов которого соединена с третьей группой входов регистра выдачи информации, вход третьего ключевого блока соединен с четвертым выходом блока анализа результатов декодирования и со входом делителя частоты, выход которого соединен со входами установки в ноль первого и второго счетчиков, третий выход блока анализа результатов декодирования соединен со входом первого счетчика, выход которого соединен с первыми входами блока формирования запросов перехода на резервный канал и входного коммутатора каналов, второй выход блока анализа результатов декодирования соединен со входом второго счетчика, выход которого соединен со вторыми входами блока формирования запросов перехода на резервный канал и входного коммутатора каналов, третий, четвертый и пятый входы которого соединены с информационными входами первого, второго и резервного каналов и являются одноименными входами устройства.

На фиг.1 представлена блок-схема УПИПД.

Устройство содержит входные блоки 1 и 2 - по одному в каждом канале связи, логический блок 3, состоящий из сумматора по модулю два 4, первого 5 и второго 6 ключей и элемента И 7, первый 8, второй 9 и третий 10 декодеры, первый И, второй 12 и третий 13 ключевые блоки, блок 14 анализа результатов декодирования, блок 15 управления повторением кодовых комбинаций, регистр 16 выдачи информации, делитель 17 частоты, первый 18 и второй 19 счетчики, входной коммутатор 20 каналов и блок 21 формирования запросов перехода на резервный канал первого или второго каналов, а также информационные входы первого 22, второго 23 и резервного 24 каналов, вход 25 тактовой частоты, информационный выход 26, выход 27 блока управления повторением кодовых комбинаций принимаемой информации и выход 28 формирования запросов перехода на резервный канал.

УПИПД, содержащее входные блоки 1 и 2 первого и второго каналов, логический блок 3 с сумматором по модулю два 4, первым 5 и вторым 6 ключами и элементом И 7, первый 8 и второй 9 декодеры, первый 11 и второй 12 ключевые блоки, регистр 16 выдачи информации, блок 14 анализа результатов декодирования, блок 15 управления повторением кодовых комбинаций принимаемой информации с соответствующим выходом 27, информационный выход 26 устройства и информационные входы первого 22 и второго 23 каналов, причем выход входного блока 1 первого канала соединен с первыми входами сумматора по модулю два 4 и первого ключа 5 логического блока 3 и входом первого декодера 8, выход входного блока 2 второго канала соединен со вторыми входами сумматора по модулю два 4 и второго ключа 6 логического блока 3 и входом второго декодера 9, выход сумматора по модулю два 4 соединен со вторыми входами первого 5 и второго 6 ключей, выходы которых соединены с соответствующими входами элемента И 7, группа выходов первого декодера 8 соединена с группой входов первого ключевого блока 11, группа выходов которого соединена с первой группой входов регистра 16 выдачи информации, группа выходов второго декодера 9 соединена с группой входов второго ключевого блока 12, группа выходов которого соединена со второй группой входов регистра 16 выдачи информации, группа выходов которого является информационным выходом 26 устройства, выходы первого 8 и второго 9 декодеров соединены с соответствующими входами блока 14 анализа результатов декодирования, первый выход которого соединен со входом блока 15 управления повторами кодовых комбинаций принимаемой информации, выход 27 которого является одноименным выходом устройства, второй выход блока 14 анализа результатов декодирования соединен с соответствующим входом первого ключевого блока 11, третий выход блока 14 анализа результатов декодирования соединен с соответствующим входом второго ключевого блока 12, вход тактовой частоты 25, соединенный с первыми входами входных блоков первого 1 и второго 2 каналов, вторые входы которых соединены с соответствующими выходами входного коммутатора 20 каналов, выход элемента И 7 логического блока 3 соединен с третьим декодером 10, выход которого соединен с соответствующим входом блока 14 анализа результатов декодирования, а группа выходов которого соединена с группой входов третьего ключевого блока 13, группа выходов которого соединена с третьей группой входов регистра 16 выдачи информации, вход третьего ключевого блока соединен с четвертым выходом блока 14 анализа результатов декодирования и со входом делителя 17 частоты, выход которого соединен со входами установки в ноль первого 18 и второго 19 счетчиков, третий выход блока 14 анализа результатов декодирования соединен со входом «+1» первого счетчика 18, выход которого соединен с первыми входами блока 21 формирования запросов перехода на резервный канал и входного коммутатора 20 каналов, второй выход блока 14 анализа результатов декодирования соединен со входом «+1» второго счетчика 19, выход которого соединен со вторыми входами блока 21 формирования запросов перехода на резервный канал 24 и входного коммутатора 20 каналов, третий, четвертый и пятый входы которого соединены с информационными входами первого 22, второго 23 и резервного 24 каналов и являются одноименными входами устройства.

Все используемые в УПИПД элементы широко применяются в российской промышленности.

УПИПД работает следующим образом.

Пусть устройство принимает цифровую информацию (в данном примере - двоичную) последовательным кодом одновременно по двум каналам (входы 22 и 23) и пусть имеется один резервный канал (вход 24), который при необходимости может заменить любой из первых двух. Служебные сигналы, в том числе обеспечивающие переключение неисправного канала на резервный, как и элементы передающего пункта, выходят за рамки данного изобретения и здесь не рассматриваются. Начиная с декодеров 8, 9 и 10, которые являются также накопителями текущего сообщения, и далее через ключевые блоки 11, 12 и 13 и через регистр 16 выдачи информация передается параллельным кодом. Эта информация принимается устройством поочередно отдельными порциями равной разрядности (сообщениями), в пределах которых осуществляется анализ. Принципиального значения эта разрядность не имеет.

Анализ информации осуществляется в два этапа. На первом - с помощью сумматора по модулю два осуществляется побитное сравнение сообщения для первого и второго каналов, а на втором - с помощью каждого декодера 8, 9 и 10 осуществляется декодирование самой кодограммы сообщения, например, в простейшем случае, анализ соответствия основной части сообщения контрольному коду, представляющему собой избыточную часть этого сообщения.

Через коммутатор 20 и входные блоки 1 и 2 принимают параллельно символы кодовых комбинаций синхронно в соответствии с импульсами тактовой частоты 25. Двоичные символы кодовых комбинаций с информационных выходов входных устройств 1 и 2 поступают синхронно в декодеры 8 и 9. Одновременно происходит их поразрядное сравнение в сумматоре по модулю два 4.

При равных битах в каналах («сравнение») сигнал, вырабатываемый элементом 4 (лог. «0»), попадает на ключи 5 и 6, которые пропускают их на элемент И 7 и далее на декодер 10. Эти же биты (безошибочная работа) поступают на декодеры 8 и 9. Сигналы достоверности декодирования от декодеров 8, 9 и 10 принимаются блоком 14 анализа результатов декодирования, который либо открывает ключевой блок 13 (как в данном случае), либо открывает другие ключевые блоки 11 или 12, пропуская информацию в регистр 16 выдачи информации, а с него - через выход 26 к получателю, либо выдает сигнал блоку 15 управления повторением кодовых комбинаций.

При не равных битах в каналах хотя бы на одном такте («не сравнение»), сигнал, вырабатываемый элементом 4 (лог. «1»), попадает на ключи 5 и 6, запирая их, реализуя логическую операцию запрета, всякий раз, когда имеется хотя бы один из разрядов не сравнения данной комбинации во входных устройствах 1 или 2. Ошибочная информация проходит через логический блок 3 на декодер 10. Сигнал достоверности декодирования от декодеров 8 или 9 (в зависимости какой из каналов не исказил информацию) принимается блоком 14 анализа результатов декодирования, который открывает соответствующий ключевой блок 11 или 12, пропуская информацию в регистр 16 выдачи информации, либо выдает сигнал блоку 15 управления повторением кодовых комбинаций при искажении информации.

Сигнал о необходимости переспроса кодовой комбинации для блока 15 управления повторением кодовых комбинаций вырабатывается блоком 14 анализа результатов декодирования в тех случаях, когда сигналы отбраковки приходят одновременно с декодеров 8, 9 и 10.

При безошибочной информации в двух каналах сигнал, открывающий ключевой блок 13, одновременно поступает на делитель частоты 17, а затем после деления на входы установки в ноль счетчиков 18 и 19.

При безошибочной информации, поступающей только через блок 1, информация из входных блоков 1 и 2 проходит на сумматор по модулю два 4, который вырабатывает сигнал блокировки ключей 5 и 6. В этом случае правильная информация попадает только в декодер 8, который вырабатывает сигнал достоверности декодирования, по которому блок 14 анализа результатов декодирования открывает ключевой блок 11, пропуская информацию в регистр 16 выдачи информации, а с него - к получателю. Одновременно сигнал, открывающий ключевой блок 11, поступает на вход «+1» счетчика 19.

При поступлении информации без обнаруживаемых ошибок только через блок 2 аналогично случаю, рассмотренному выше, информация из входных устройств 1 и 2 проходит на сумматор по модулю два 4, который вырабатывает сигнал блокировки ключей 5 и 6. В этом случае правильная информация попадает только в декодер 9, и блок 14 анализа результатов декодирования открывает ключевой блок 12, пропуская информацию в регистр 16 выдачи информации, а с него - к получателю. Одновременно сигнал, открывающий ключевой блок 12, поступает на вход «+1» счетчика 18.

Если в одном из счетчиков 18 и 19 окажется переполнение, то есть количество ошибок по одному из каналов превысит приемлемый уровень, определяемый коэффициентом делителя 17 частоты, сработает коммутатор 20, который заменит неисправный канал резервным. Одновременно сформируется сигнал перехода на резервный канал в блоке 21 формирования запросов перехода на резервный канал, который через выход 28 поступает на передающий пункт.