Результат интеллектуальной деятельности: СУММАТОР-УМНОЖИТЕЛЬ ПО МОДУЛЮ ТРИ

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны сумматоры-умножители по модулю три (см., например, авт. св. СССР 1441395, кл. G06F 7/72, 1988 г.), которые реализуют операцию (A+B) mod 3 либо операцию (А×B) mod 3, где А, В ∈ {00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных сумматоров-умножителей по модулю три, относится схемная сложность, обусловленная тем, что цена по Квайну схемы, в частности, упомянутого аналога равна 57 и он имеет два настроечных входа.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип сумматор-умножитель по модулю три (авт. св. СССР 1667054, кл. G06F 7/72, 1991 г.), который содержит логические элементы и реализует операцию (A+B) mod 3 либо операцию (А×B) mod 3, где А, В ∈ {00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 34 и он имеет два настроечных входа.

Техническим результатом изобретения является упрощение схемы сумматора-умножителя по модулю три за счет уменьшения ее цены по Квайну и сокращения количества настроечных входов при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в сумматоре-умножителе по модулю три, содержащем три элемента И, шесть элементов ИЛИ и четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы третьего элемента И соединены соответственно с выходами третьего, четвертого элементов ИЛИ, особенность заключается в том, что в него введен седьмой элемент ИЛИ, j-й () вход третьего и первый вход четвертого элементов ИЛИ соединены соответственно с третьим входом j-го элемента ИЛИ, вторым входом j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и вторым входом первого элемента ИЛИ, второй вход четвертого и первый, второй входы (j+5)-го элементов ИЛИ соединены соответственно с первым входом j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вторым входом второго элемента ИЛИ и выходом j-го элемента И, выходом (j+2)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй, третий входы j-го элемента И и первый, второй входы (j+2)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходом третьего элемента И и выходами j-го, пятого элементов ИЛИ, а второй вход пятого, первый, второй входы (j+2)-го и выход (j+5)-го элементов ИЛИ соединены соответственно с выходом третьего элемента И, (2×j-1)-ым, (2×j)-ым входами и j-ым выходом сумматора-умножителя по модулю три, настроечный вход которого соединен с первым входом пятого элемента ИЛИ и первыми входами j-ых элементов ИЛИ, И.

На чертеже представлена схема предлагаемого сумматора-умножителя по модулю три.

Сумматор-умножитель по модулю три содержит элементы ИЛИ 1₁, …, 1₇, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 2₁, …, 2₄ и элементы И 3₁, 3₂, 3₃, причем j-й () вход элемента 1₃ и первый вход элемента 1₄ соединены соответственно с третьим входом элемента 1_j, вторым входом элемента 2_j и вторым входом элемента 1₁ второй вход элемента 1₄ и первый, второй входы элемента 1_j+5 соединены соответственно с первым входом элемента 2_j, вторым входом элемента 1₂ и выходами элементов 3_j, 2_j+2, второй, третий входы элемента 3_j, первый, второй входы элемента 3₃ и первый, второй входы элемента 2_j+2 соединены соответственно с выходами элементов 2_j, 3₃, 1₃, 1₄ и 1_j, 1₅, а второй вход элемента 1₅, первый, второй входы элемента 1_j+2 и выход элемента 1_j+5 соединены соответственно с выходом элемента 3₃, (2×j-1)-ым, (2×j)-ым входами и j-ым выходом сумматора-умножителя по модулю три, настроечный вход которого соединен с первыми входами элементов 1_j, 1₅, 3_j.

Работа предлагаемого сумматора-умножителя по модулю три осуществляется следующим образом. На его настроечном входе фиксируется сигнал z ∈ {0,1}, который определяет вид реализуемой операции. На его третий, четвертый и первый, второй входы подаются соответственно двоичные сигналы а₀,a₁ ∈{0,1} и b₀,b₁ ∈ {0,1}, которые задают подлежащие обработке двухразрядные двоичные числа A=a₁a₀, B=b₁b₀, причем а₁,b₁ и a₀,b₀ определяют значения старших и младших разрядов соответственно, А, В ∈ {00,01,10}. В представленной ниже таблице приведены значения выходных сигналов y₀,y₁ предлагаемого сумматора-умножителя, полученные с учетом работы элементов 1₁, …, 1₇, 2₁, …, 2₄, 3₁, 3₂, 3₃ для всех возможных наборов значений сигналов z, а₀, a₁, b₀, b₁.

Если z = 0 либо z=1, то согласно представленной таблицы имеем Y=(А+В) mod 3 либо Y=(А×В) mod 3, где Y=у₁у₀ - двухразрядное двоичное число, задаваемое двоичными сигналами y₀, y₁ ∈ {0,1} {у₁ и у₀ определяют значения старшего и младшего разрядов соответственно).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый сумматор-умножитель по модулю три реализует операцию (А+B) mod 3 либо операцию (A×B) mod 3, где А, В ∈ {00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами. При этом схема предлагаемого сумматора-умножителя проще, чем у прототипа, поскольку ее цена по Квайну равна 32 и предлагаемый сумматор-умножитель имеет один настроечный вход.