ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (патент РФ 2281545, кл. G06F 7/57, 2006 г.; патент РФ 2417404, кл. G06F 7/57, 2011 г.), которые содержат мажоритарные элементы и с помощью константной настройки реализуют любую из простых симметричных булевых функций τ₁, τ₂, τ_n-1, τ_n, зависящих от n аргументов - входных двоичных сигналов, при n=4.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций τ₁, τ₂, τ_n-1, τ_n при n=6.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2518669, кл. G06F 7/57, 2014 г.), который содержит пять мажоритарных элементов и с помощью константной настройки реализует любую из простых симметричных булевых функций τ₁, τ₂, τ_n-1, τ_n, зависящих от n аргументов - входных двоичных сигналов, при n=4.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций τ₁, τ₂, τ_n-1, τ_n при n=6.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из простых симметричных булевых функций τ₁, τ₂, τ_n-1, τ_n, зависящих от n аргументов - входных двоичных сигналов, при n=6 и схемная глубина, равная трем.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем пять мажоритарных элементов, второй, третий входы и выход пятого мажоритарного элемента соединены соответственно с выходами третьего, четвертого мажоритарных элементов и выходом логического преобразователя, первый и второй настроечные входы которого соединены соответственно с первыми входами третьего и пятого мажоритарных элементов, особенность заключается в том, что в него дополнительно введены два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй, третий входы третьего и второй, третий входы четвертого мажоритарных элементов соединены соответственно с выходами первого, второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами первого, второго мажоритарных элементов, а i-е входы j-ых мажоритарного элемента и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с (3×j-3+i)-ым информационным входом логического преобразователя, второй настроечный вход которого соединен с первым входом четвертого мажоритарного элемента.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 1₁, …, 1₅ и элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 2₁, 2₂, причем второй, третий входы элемента 1₃, второй, третий входы элемента 1₄ и второй, третий входы элемента 1₅ соединены соответственно с выходами элементов 2₁, 2₂, 1₁, 1₂ и 1₃, 1₄, a i-e входы элементов 1_j, 2_j и первые входы элементов 1₄, 1₅ подключены соответственно к (3×j-3+i)-му информационному и второму настроечному входам логического преобразователя, первый настроечный вход и выход которого соединены соответственно с первым входом элемента 1₃ и выходом элемента 1₅.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первый, …, шестой информационные и первый, второй настроечные входы подаются соответственно двоичные сигналы x₁, …, x₆∈{0,1} и сигналы ƒ₁, ƒ₂∈{0,1} константной настройки. На выходах элементов 2₁, 2₂ имеем и #, ∨, ⋅, ⊕, есть соответственно сигналы на первом, втором, третьем входах элемента 1_k символы операций Maj, ИЛИ, И, ИСКЛЮЧАЮЩЕЕ ИЛИ, НЕ. Следовательно, сигнал на выходе элемента 1₅ определяется выражением

в котором Таким образом, на выходе предлагаемого логического преобразователя получим

где τ₁, τ₂, τ₅, τ₆ есть простые симметричные булевы функции шести аргументов х₁, …, х₆ (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь обладает более широкими по сравнению с прототипом функциональными возможностями, так как с помощью константной настройки реализует любую из простых симметричных булевых функций τ₁, τ₂, τ_n-1, τ_n, зависящих от n аргументов - входных двоичных сигналов, при n=6. При этом схемная глубина предлагаемого логического преобразователя равна трем.