Цифровой вычислительный синтезатор с быстрой перестройкой частоты

Изобретение относится к электронно-вычислительной технике и радиотехнике, предназначено для синтеза частотно-модулированных сигналов и может быть использовано в системах радиолокации и связи.

Известны цифровой синтезатор частот, содержащий эталонный генератор, блок задержки, первый регистр памяти, первый счетчик, умножитель кодов цифровой накопитель, преобразователь кодов, ЦАП, ФНЧ [1].

Наиболее близким техническим решением (прототипом) к предлагаемому является цифровой синтезатор частот, содержащий эталонный генератор, блок задержки, первый блок ПЗУ, первый цифровой накопитель, второй регистр памяти, второй цифровой накопитель, преобразователь кодов, ЦАП, ФНЧ, второй блок ПЗУ и счетчик с предварительной установкой [2].

Однако, известные цифровые вычислительные синтезаторы не обеспечивают быструю скорость изменения частоты формируемых частотно-модулированных сигналов.

Достигаемый технический результат – быстрая скорость изменения частоты формируемых частотно-модулированных сигналов.

Технический результат достигается за счет того, что в цифровой вычислительный синтезатор с быстрой перестройкой частоты, содержащий последовательно соединенные эталонный генератор и блок формирования и задержки; последовательно соединенные цифровой накопитель фазы, функциональный преобразователь код-синус, цифроаналоговый преобразователь (ЦАП); первый цифровой накопитель частоты; выходы блока формирования и задержки подключены к тактовым входам первого цифрового накопителя частоты, цифрового накопителя фазы и ЦАП, причем новым является то, что введены первый и второй регистры памяти, второй цифровой накопитель частоты и сумматор; первый регистр памяти, первый накопитель частоты, первый вход сумматора соединены последовательно; второй регистр памяти, второй накопитель частоты, второй вход сумматора также соединены последовательно, выход сумматора подключен к входу цифрового накопителя частоты; выход блока формирования и задержки подключен к тактовому входу второго цифрового накопителя частоты; цифровыми входами цифрового вычислительного синтезатора являются входы первого и второго регистров памяти, а его аналоговым выходом является выход ЦАП.

Цифровой вычислительный синтезатор содержит первый регистр памяти 1, первый цифровой накопитель частоты 2, второй регистр памяти 3, второй цифровой накопитель частоты 4, сумматор 5, цифровой накопитель фазы 6, функциональный преобразователь код-синус 7, цифроаналоговый преобразователь (ЦАП) 8, эталонный генератор 9, блок формирования и задержки 10.

Цифровыми входами цифрового синтезатора являются входы первого и второго регистров памяти, а его аналоговым выходом – выход ЦАП.

Цифровой вычислительный синтезатор содержит последовательно соединенные эталонный генератор 9, блок формирования и задержки 10; последовательно соединенные первый регистр памяти 1, первый цифровой накопитель частоты 2, первый вход сумматора 5; последовательно соединенные второй регистр памяти 3, второй цифровой накопитель частоты 4, второй вход сумматора 5; последовательно соединенные сумматор 5, цифровой накопитель фазы 6, функциональный преобразователь код-синус 7, ЦАП 8; выходы блока формирования и задержки 10 подключены к тактовым входам первого и второго накопителей частоты, а также тактовым входам ЦАП и цифрового накопителя фазы. Цифровыми входами цифрового синтезатора являются входы первого и второго регистров памяти, а его аналоговым выходом – выход ЦАП.

Цифровой вычислительный синтезатор работает следующим образом.

Эталонный генератор 1 формирует синусоидальный сигнал опорной частоты, из которого в блоке формирования и задержки 2 формируются последовательности тактовых импульсов формы «меандр», служащие для синхронизации работы основных узлов цифрового синтезатора: цифровым накопителям частоты и фазы и ЦАП.

Пусть в момент t₀ на вход первого регистра памяти 1 поступает код начальной частоты A_i, на вход второго регистра памяти 3 – код B_j.

В момент времени t₁ код C_i из первого регистра памяти 1 записывается в первый цифровой накопитель частоты 2, код B_j второго регистра памяти 3 – во второй цифровой накопитель частоты 4, Далее, с каждым последующим тактовым импульсом, начиная с момента t_2, результат суммирования в первом цифровом накопителе частоты 2 будет изменяться по формуле:

S1 = А_i + T, (1)

где T – номер тактового импульса.

Результат суммирования во втором цифровом накопителе частоты 4 будет изменяться по формуле:

S2 = B_j + T, (2)

В сумматоре 5 происходит сложение кодов

S3 = А_i + B_j + 2T, (3)

Результат суммирования в цифровом накопителе фазы 6 будет изменяться по формуле:

S4 = (А_i + B_j) T + 4T². (4)

Далее код суммы S4 поступает на функциональный преобразователь 7, где ему ставится в соответствие sin(S4).

Затем коды синуса подается на ЦАП 8, где формируется «ступенчатый» частотно-модулированный сигнал, описываемый формулой:

u_c(t) = U₀ sin [2πf₁ t + 2πf ` t²], (5)

где U₀ – амплитуда сигнала,

∆t = T – тактовый интервал,

φ_j – фаза сигнала,

4Т = f ` – скорость изменения частоты цифрового вычислительного синтезатора.

К достоинствам предложенного цифрового синтезатора можно отнести: высокую скорость перестройки частоты, быструю смену фазы при формировании сложных ЧМ сигналов.

Литература

1. Патент РФ № 2491710. МКИ H03B 19/00. Цифровой вычислительный синтезатор с быстрой перестройкой частоты / Рябов И.В., Дедов А.Н., Петухов И.В. Заявл. 03.07.2012. Опубл. 27.08.2013. Бюл. № 24. – 5 с.

2. Патент РФ № 2058659. МКИ H03B 19/00. Цифровой синтезатор частот / Рябов И.В., Фищенко П.А. Заявл. 23.09.1993. Опубл. 20.04.1996. Бюл. № 11. – 6 с. (прототип).