Результат интеллектуальной деятельности: Триггерный асинхронный D триггер на полевых транзисторах

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, выполненных на D триггерах.

Известен асинхронный D триггер [Гусев В.Г., Гусев Ю.М., Электроника и микропроцессорная техника. - М.: Высшая школа, 2004, стр. 623, рис. 8.21,б], содержащий три логических элемента ИЛИ-НЕ.

Недостатком его является большое число используемых транзисторов, что усложняет и удорожает устройство. В частности, в каждом двухвходовом эмиттерно-связанном логическом элементе ИЛИ-НЕ [Манаев Е.И. Основы радиоэлектроники. – М.: Радио и связь, 1985, с.342, рис. 14.23] имеется пять транзисторов, тогда в обсуждаемом асинхронном D триггере содержится большое число транзисторов (пятнадцать), что приводит к его усложнению и удорожанию.

Известен триггер с дополнительной симметрией [Гольденберг Л.М., Импульсные и цифровые устройства. – М.: Связь,1972, стр. 275, рис. 4.18, в], содержащий два транзистора, четыре резистора и три источника постоянных питающих напряжений.

Недостаток его заключается в том, что у него малая нагрузочная способность, т.к. относительно небольшая часть электрического тока, потребляемого от источника постоянного питающего напряжения, образует электрический ток внешней нагрузки. Это объясняется тем, что одну внешнюю нагрузку в рассматриваемой схеме можно подключать к коллектору или эмиттеру только одного из двух имеющихся транзисторов. Если бы в формировании электрического тока внешней нагрузки участвовали оба имеющихся транзистора, то это повысило бы нагрузочную способность триггера.

Наиболее близким по технической сущности и достигаемому результату является выбранный в качестве прототипа триггер на МДП транзисторах с индуцированными каналами дополняющих типов [Гольденберг Л.М., Импульсные и цифровые устройства. – М.: Связь,1972, стр. 103, рис. 4.15, б], содержащий четыре полевых транзистора и источник постоянного напряжения.

Недостаток его заключается в том, что у него малая нагрузочная способность, т.к. электрический ток внешней нагрузки формируется только одним из имеющихся транзисторов. Если бы в формировании электрического тока внешней нагрузки участвовало большее число транзисторов, то это повысило бы нагрузочную способность триггера.

Задача, на решение которой направлено изобретение, состоит в повышении нагрузочной способности триггерного асинхронного D триггера на полевых транзисторах.

Это достигается тем, что в триггерный асинхронный D триггер на полевых транзисторах, содержащий источник питающего постоянного напряжения, общая шина которого заземлена, первый полевой транзистор с индуцированным каналом р-типа, подложка которого соединена с истоком и их общий вывод подключен к выходу источника питающего постоянного напряжения, второй полевой транзистор с индуцированным каналом n-типа, подложка которого соединена с его истоком и их общий вывод заземлен, а затвор подсоединен к затвору первого полевого транзистора, третий полевой транзистор с индуцированным каналом n-типа, подложка которого соединена с его истоком и их общий вывод заземлен, а затвор подсоединен к стоку первого полевого транзистора, также имеется четвертый полевой транзистор с индуцированным каналом р-типа, подложка которого соединена с его истоком, введены пять резисторов и дополнительный полевой транзистор с индуцированным каналом n-типа, первый резистор включен между стоком второго полевого транзистора и общим выводом стока первого полевого транзистора и затвора третьего полевого транзистора, один из выводов второго резистора подключен к выходу источника питающего постоянного напряжения, второй его вывод подсоединен к стоку дополнительного полевого транзистора и их общий вывод соединен и с затвором четвертого транзистора, и с общим выводом первого резистора и стока второго полевого транзистора, подложка дополнительного полевого транзистора подключена к его истоку и к их общему выводу подсоединен один из выводов третьего резистора, четвертый резистор включен между выходом источника питающего постоянного напряжения и общим выводом истока и подложки четвертого полевого транзистора, общий вывод последних соединен также со стоком третьего полевого транзистора, между собой вместе включены сток четвертого полевого транзистора, затвор дополнительного транзистора и один из выводов пятого резистора, другой вывод последнего резистора соединен со свободным выводом третьего резистора и их общий вывод образует выход относительно «земли» асинхронного D триггера, а вход его относительно «земли» образует общий вывод затворов первого и второго полевых транзисторов.

Сущность изобретения поясняется чертежом (фиг. 1).

В триггерном асинхронном D триггере на полевых транзисторах общая шина источника 1 питающего постоянного напряжения заземлена. Между собой последовательно включены полевой транзистор 2, резистор 3 и полевой транзистор 4. Вместе соединены затворы этих двух полевых транзисторов и их общий вывод является входом D относительно «земли» асинхронного D триггера. Подложка полевого транзистора 2 с индуцированным каналом р-типа подключена к его истоку и их общий вывод соединен с выходом (плюсовой вывод) источника 1 питающего постоянного напряжения. Подложка полевого транзистора 4 с индуцированным каналом n-типа подсоединена к его истоку и их общий вывод заземлен. Затвор полевого транзистора 5 с индуцированным каналом n-типа соединен с общим выводом резистора 3 и стоком полевого транзистора 2. Подложка транзистора 5 подсоединена к его истоку и их общий вывод заземлен. Последовательно между собой включены резистор 6, полевой транзистор 7 с индуцированным каналом n-типа и резистор 8. Свободный вывод резистора 6 подсоединен к общему выводу выхода источника 1 питающего постоянного напряжения, истока и подложки полевого транзистора 2. Общий вывод стока полевого транзистора 7 и резистора 6 соединен с общим выводом резистора 3 и стока полевого транзистора 4. Подложка транзистора 7 подсоединена к его истоку и к их общему выводу подключен один из выводов резистора 8. Также последовательно между собой включены резистор 9, полевой транзистор 10 с индуцированным каналом р-типа и резистор 11.Свободный вывод резистора 9 подключен к общему выводу резистора 6, истока и подложки резистора 2 и выхода источника 1 питающего постоянного напряжения. Подложка транзистора 10 подсоединена к его истоку и их общий вывод с резистором 9 соединен со стоком транзистора 5. Общий вывод стока транзистора 10 и резистора 11 подключен к затвору транзистора 7. А затвор транзистора 10 соединен с общим выводом резистора 6, стока транзистора 7, резистора 3 и стока транзистора 4. Свободный вывод резистора 11 подключен к свободному выводу резистора 8 и их общий вывод образует выход Q относительно «земли» асинхронного D триггера. Для наглядности на фиг. 1 пунктирными линиями показано подключение внешней нагрузки R_H к выходу асинхронного D триггера. Часть схемы на полевых транзисторах 7,10 и резисторах 6,8,9 и 11 является триггером на транзиторах противоположного типа проводимости.

Триггерный асинхронный D триггер на полевых транзисторах работает следующим образом. В цифровой электронике используются входные и выходные электрические сигналы низкого и высокого уровней. Низкий уровень – уровень логического нуля соответствует значениям напряжения в районе нуля или ближе к нулю, высокий уровень – уровень логической единицы соответствует значениям напряжения в районе единиц вольт (нередко в районе четырех вольт).

Работа асинхронного D триггера отображается известной табл. 1, где N – номер строки по порядку, D^t – отображение входного сигнала в данный момент времени t и Q^t+1 –условное отображение выходного сигнала триггера в последующее время.

Триггер на транзисторах 7,10 противоположного типа проводимости имеет два состояния равновесия. В первом (условно) состоянии оба транзистора закрыты и не проводят электрический ток. Тогда в том числе на резисторах 6 и 11 нулевые значения напряжения. Они прикладываются к затворам транзисторов 7 и 10, меньше их пороговых напряжений по абсолютной величине и поддерживают транзисторы в закрытом состоянии. Во втором (условно) состоянии транзисторы 7 и 10 открыты, их электрические токи создают напряжения в том числе на резисторах 6 и 11 большие по значениям пороговых напряжений транзисторов по абсолютной величине и поддерживают эти транзисторы в открытом состоянии. Триггер на транзисторах противоположного типа проводимости переходит из первого состояния во второе и наоборот, когда управляющие напряжения превышают соответствующие пороги срабатывания триггера.

При входном сигнале высокого уровня (первая строка табл. 1) полевой транзистор 4 с индуцированным каналом n-типа в открытом состоянии, а полевой транзистор 2 с индуцированным каналом р-типа закрыт. На стоке транзистора 4 низкий уровень напряжения, он через резистор 3 прикладывается к затвору полевого транзистора 5 с индуцированным каналом n-типа и обеспечивает его или закрытое состояние или в районе порогового значения. Тогда сила электрического тока транзистора 5 имеет пониженное значение и значение напряжения на резисторе 9 меньше порога срабатывания триггера на транзисторах 7, 10 и не влияет на его состояние. Повышенное значение силы электрического тока транзистора 4 создает на резисторе 6 повышенное значение напряжения превышающее пороговое напряжение срабатывания триггера на транзисторах 7,10 и обеспечивает его второе состояние. Электрические токи открытых транзисторов 7,10 создают повышенный уровень напряжения на внешней нагрузке R_H и на выходе D триггера Q – уровень логической единицы.

При низком уровне входного сигнала (вторая строка табл. 1) транзистор 4 закрыт, а транзистор 2 противоположного типа проводимости открыт и между истоком и стоком его низкий уровень напряжения. Тогда повышенный уровень напряжения приложен к затвору транзистора 5 и обеспечивает повышенное значение силы электрического тока этого транзистора , что создаёт повышенное значение напряжения на резисторе 9. Такое напряжение превышает напряжение порога срабатывания триггера на транзисторах 7 и 10 и обеспечивает его первое состояние. При этом следует учитывать, что в стоковую цепь транзистора 7 входят резистор 6, параллельно которому включены последовательно соединенные резистор 3 и транзистор 2 в открытом состоянии. В этом случае на резисторе 6 имеется напряжение

U₆=U₂R₆/(R₃₊R₆),

где U₆ – напряжение на резисторе 6, U₂ - напряжение на транзисторе 2 в открытом состоянии и R₃,R₆ – соответственно сопротивления резисторов 3 и 6. Напряжение на резисторе 6 минусом приложено к затвору транзистора 10. Сила электрических токов триггера на транзисторах 7 и 10 имеют нулевые значения и для транзистора 7, и для транзистора 10. Такие электрические токи создают на внешней нагрузке R_H и на выходе Q напряжение уровня логического нуля.

Таким образом, электрический ток внешней нагрузки триггерного асинхронного D триггера на полевых транзисторах формируют два транзистора 7 и 10, что повышает его нагрузочную способность. В прототипе электрический ток внешней нагрузки формирует только один из имеющихся транзисторов.