Результат интеллектуальной деятельности: k-ЗНАЧНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ "МАКСИМУМ"

Предлагаемое изобретение относится к области вычислительной техники, автоматики, связи и может использоваться в цифровых вычислительных структурах, системах автоматического управления, передачи и обработки цифровой информации и т.п.

В различных аналого-цифровых вычислительных и управляющих устройствах широко используются транзисторные каскады преобразования входных логических переменных (токов), реализованные на основе токовых зеркал [1-14, 18, 19]. Данные функциональные узлы используются, например, во входных каскадах операционных преобразователей сигналов с так называемой «токовой отрицательной обратной связью» [1-14], а также в качестве самостоятельных нелинейных преобразователей входных токов без цепей обратной связи [9, 18, 19], реализующих функцию логической обработки входных токовых переменных.

В работе [15], а также монографиях соавтора настоящей заявки [16-17] показано, что булева алгебра является частным случаем более общей линейной алгебры, практическая реализация которой в структуре вычислительных и логических устройств автоматики нового поколения требует создания специальной элементной базы, реализуемой на основе логики с многозначным внутренним представлением сигналов, в которой эквивалентом стандартного логического сигнала является квант тока. Заявляемое устройство относится к этому типу логических элементов.

Ближайшим прототипом заявляемого устройства является логический элемент, представленный в патентной заявке US 2004/227477, структура которого присутствует во многих других патентах [1-14, 18, 19], в т.ч. JP 2004/328427. Он содержит первый 1 и второй 2 логические входы устройства, выход 3 устройства, первый 4 вспомогательный транзистор, база которого подключена к первому 5 источнику напряжения смещения, второй 6 вспомогательный транзистор другого типа проводимости, база которого подключена ко второму 7 источнику напряжения смещения, причем эмиттеры первого 4 и второго 6 вспомогательных транзисторов объединены и подключены к токовому выходу первого 8 токового зеркала, согласованного с первой 9 шиной источника питания, второе 10 токовое зеркало, согласованное с первой 9 шиной источника питания, третье 11 токовое зеркало, согласованное со второй 12 шиной источника питания, четвертое 13 токовое зеркало, согласованное со второй 12 шиной источника питания, вход четвертого 13 токового зеркала соединен с коллектором второго 6 вспомогательного транзистора, а токовый выход связан с выходом 3 устройства, коллектор первого 3 вспомогательного транзистора связан с первой 9 шиной источника питания, причем первый 1 логический вход устройства связан со входом второго 10 токового зеркала, а второй 2 логический вход устройства соединен со входом первого 8 токового зеркала.

Существенный недостаток известного устройства состоит в том, что он не реализует функцию «максимум» двух многозначных входных переменных (x₁, x₂), соответствующих многоуровневым значениям входных токов I₁, I₂. Это не позволяет на его основе создать полный базис средств вычислительной техники, функционирующих на принципах преобразования многозначных токовых сигналов.

Основная задача предлагаемого изобретения состоит в создании логического элемента, обеспечивающего реализацию функции «максимум» двух многозначных переменных (x₁, x₂), в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов. В конечном итоге это позволяет повысить быстродействие устройств преобразования информации и создать элементную базу вычислительных устройств, работающих на принципах многозначной линейной алгебры [16-17].

Поставленная задача решается тем, что в известном логическом элементе (фиг. 1), содержащем первый 1 и второй 2 логические входы устройства, выход 3 устройства, первый 4 вспомогательный транзистор, база которого подключена к первому 5 источнику напряжения смещения, второй 6 вспомогательный транзистор другого типа проводимости, база которого подключена ко второму 7 источнику напряжения смещения, причем эмиттеры первого 4 и второго 6 вспомогательных транзисторов объединены и подключены к токовому выходу первого 8 токового зеркала, согласованного с первой 9 шиной источника питания, второе 10 токовое зеркало, согласованное с первой 9 шиной источника питания, третье 11 токовое зеркало, согласованное со второй 12 шиной источника питания, четвертое 13 токовое зеркало, согласованное со второй 12 шиной источника питания, вход четвертого 13 токового зеркала соединен с коллектором второго 6 вспомогательного транзистора, а токовый выход связан с выходом 3 устройства, коллектор первого 3 вспомогательного транзистора связан с первой 9 шиной источника питания, причем первый 1 логический вход устройства связан со входом второго 10 токового зеркала, а второй 2 логический вход устройства соединен со входом первого 8 токового зеркала, предусмотрены новые элементы и связи - выход второго 10 токового зеркала соединен со входом третьего 11 токового зеркала, первый 14 выход которого подключен к выходу 3 устройства, а второй 14 токовый выход третьего 11 токового зеркала соединен с объединенными эмиттерами первого 4 и второго 6 вспомогательных транзисторов.

Схема известного устройства показана на чертеже фиг. 1. На чертеже фиг. 2 представлена схема заявляемого устройства в соответствии с формулой изобретения.

На чертеже фиг. 3 представлена принципиальная схема заявляемого устройства фиг. 2 в среде компьютерного моделирования МС9.

На чертеже фиг. 4 приведены временные диаграммы работы заявляемого устройства фиг. 3 для двоичных входных сигналов x₁, x₂.

На чертеже фиг. 5 представлены временные диаграммы работы заявляемого устройства фиг. 3 для троичных входных сигналов x₁, x₂.

k-значный логический элемент «максимум» фиг. 2 содержит первый 1 и второй 2 логические входы устройства, выход 3 устройства, первый 4 вспомогательный транзистор, база которого подключена к первому 5 источнику напряжения смещения, второй 6 вспомогательный транзистор другого типа проводимости, база которого подключена ко второму 7 источнику напряжения смещения, причем эмиттеры первого 4 и второго 6 вспомогательных транзисторов объединены и подключены к токовому выходу первого 8 токового зеркала, согласованного с первой 9 шиной источника питания, второе 10 токовое зеркало, согласованное с первой 9 шиной источника питания, третье 11 токовое зеркало, согласованное со второй 12 шиной источника питания, четвертое 13 токовое зеркало, согласованное со второй 12 шиной источника питания, вход четвертого 13 токового зеркала соединен с коллектором второго 6 вспомогательного транзистора, а токовый выход связан с выходом 3 устройства, коллектор первого 3 вспомогательного транзистора связан с первой 9 шиной источника питания, причем первый 1 логический вход устройства связан со входом второго 10 токового зеркала, а второй 2 логический вход устройства соединен со входом первого 8 токового зеркала. Выход второго 10 токового зеркала соединен со входом третьего 11 токового зеркала, первый 14 выход которого подключен к выходу 3 устройства, а второй 14 токовый выход третьего 11 токового зеркала соединен с объединенными эмиттерами первого 4 и второго 6 вспомогательных транзисторов.

Рассмотрим работу устройства фиг. 2, которое выполняет логическую операцию определения максимума двух входных логических переменных, описываемую выражением

где символом обозначена операция усеченной разности:

Как следует из приведенной таблицы, она совпадает по значениям с известной функцией max(x₁,x₂) трехзначной логики.

Выходной сигнал устройства является суммой двух слагаемых, первое из которых представляет собой сигнал входной переменной x₁, а второе - сигнал усеченной разности входных переменных.

Входные сигналы x₁ и x₂ поступают на входы 1 и 2 схемы в виде квантов втекающего тока (т.е. в виде -x₁ и -x₂). С помощью первого 8 и второго 10 токовых зеркал они преобразуются в кванты вытекающего тока (т.е. в x₁ и x₂).

Сигнал x₁ поступает на вход третьего токового зеркала 11, где снова преобразуется в квант вытекающего тока (т.е. в -x₁) для обеспечения соответствия направления тока выполняемым операциям при монтажном объединении выходов токовых зеркал.

Слагаемое в круглых скобках выражения (1) реализуется следующим образом. Из кванта вытекающего тока x₂ с выхода первого токового зеркала 8 вычитается квант втекающего тока x₁ с выхода 15 третьего токового зеркала 11 путем монтажного соединения указанных выходов.

Разностный сигнал x₂-x₁ подается на объединенные эмиттеры транзисторов 3 и 6, режимы работы которых задаются источниками напряжения смещения 5 и 7 (E_c5 и E_c7). При (x₂-x₁)>0 транзистор 4 закрыт, а транзистор 6 открыт, при (x₂-x₁)≤0 транзистор 4 открыт, а транзистор 6 закрыт.

В первом случае квант вытекающей разности токов с коллектора транзистора 6 поступает на вход четвертого токового зеркала 13, с выхода которого он подается в выходную цепь схемы.

Во втором случае транзистор 6 закрыт и выходной ток четвертого токового зеркала 13 равен нулю.

К выходному сигналу четвертого токового зеркала 13 путем подсоединения выхода 15 третьего токового зеркала 11 добавляется сигнал -x₁, тем самым формируется сигнал -x₁-(x₂÷x₁)=-[x₁+(x₂÷x₁)], реализующий выражение (1) в виде кванта втекающего тока.

Резистор 16 является вспомогательным и служит для определения наличия тока в выходной цепи. Он используется только в процессе экспериментальных исследований схемы.

Как видно из приведенного описания реализация логической функции max(x₁,x₂) в схеме фиг. 2 производится формированием алгебраической суммы квантов тока и выделением определенных значений этой суммы токов. Все элементы приведенной схемы работают в активном режиме, предполагающем отсутствие насыщения в процессе переключений, что повышает общее быстродействие схемы. Кроме того, использование многозначного внутреннего представления сигналов повышает информативность линий связи, что уменьшает их количество. Использование стабильных значений квантов тока, а также определение выходного сигнала разностью этих токов обеспечивает малую зависимость функционирования схемы от внешних дестабилизирующих факторов (девиация питающего напряжения, радиационное и температурное воздействия, синфазная помеха и др.).

Показанные на чертеже фиг. 4 и фиг. 5 результаты моделирования подтверждают указанные свойства заявляемой схемы.

Таким образом, рассмотренное схемотехническое решение k-значного логического элемента «максимум» характеризуется многозначным состоянием внутренних сигналов и сигналов на его токовых входах и выходах, что может быть положено в основу вычислительных и управляющих устройств, использующих многозначную линейную алгебру, частным случаем которой является булева алгебра.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент US 8.159.304, fig. 5

2. Патент US №5.977.829, fig. 1

3. Патент US №5.789.982, fig. 2

4. Патент US №5.140.282

5. Патент US №6.624.701, fig. 4

6. Патент US №6.529.078

7. Патент US №5.734.294

8. Патент US №5.557.220

9. Патент US №6.624.701

10. Патент RU №2319296

11. Патент RU №2436224

12. Патент RU №2319296

13. Патент RU №2321157

14. Патент RU №2383099

15. Малюгин В. Д. Реализация булевых функций арифметическими полиномами // Автоматика и телемеханика, 1982. №4. С. 84-93.

16. Чернов Н.И. Основы теории логического синтеза цифровых структур над полем вещественных чисел // Монография. - Таганрог: ТРТУ, 2001. - 147 с.

17. Чернов Н.И. Линейный синтез цифровых структур АСОИУ» // Учебное пособие Таганрог. - ТРТУ, 2004 г., 118 с.

18. Патент US 6.556.075 fig. 2

19. Патент US 6.556.075 fig. 6.