Результат интеллектуальной деятельности: ТОКОВЫЙ ПОРОГОВЫЙ ЭЛЕМЕНТ ПРАВОГО ЦИКЛИЧЕСКОГО СДВИГА

Предполагаемое изобретение относится к области вычислительной техники, автоматики, связи и может использоваться в различных цифровых структурах и системах автоматического управления, передачи цифровой информации и т.п.

В различных вычислительных и управляющих системах широко используются компараторы, реализованные на основе эмиттерно-связанной логики [1-14], работающие по законам булевой алгебры и имеющие по выходу два логических состояния «0» и «1», характеризующихся низким и высоким потенциалами. В настоящее время двоичная элементная база практически достигла предельных функциональных возможностей, одним из перспективных путей дальнейшего повышения эффективности цифровых устройств является переход от двоичных булевых функций к многозначным логическим функциям и реализация соответствующей многозначной элементной базы.

В патенте [15], статьях [16-19], а также монографиях [20-21] показано, что булева алгебра является частным случаем более общей линейной алгебры, практическая реализация которой в структуре вычислительных и логических устройств автоматики нового поколения требует создания специальной элементной базы, реализуемой на основе логики с многозначным внутренним представлением сигналов, в которой эквивалентом стандартного логического сигнала является квант тока I₀. Заявляемое устройство «Токовый пороговый элемент правого циклического сдвига» относится к этому типу логических элементов. Логическая функция циклического сдвига для k-значных переменных является естественным обобщением логической функции инверсия, определяемой только для булевых двоичных переменных, т.е. логический элемент правого циклического сдвига является обобщением элемента НЕ для переменных со значностью более 2.

Ближайшим прототипом заявляемого устройства является логический элемент, представленный в патенте RU 2692573 «Токовый пороговый логический элемент «Неравнозначность», МПК H03K 19/21, H03K 19/00, 2019 г.). Он содержит (фиг. 1) первый 1 и второй 2 входы устройства, выход 3 устройства, первый 4, второй 5 и третий 6 входные полевые транзисторы с объединенными затворами, которые подключены к первому 7 источнику напряжения смещения, четвертый 8, пятый 9 и шестой 10 входные полевые транзисторы другого типа проводимости с объединенными затворами, которые подключены ко второму 11 источнику напряжения смещения, истоки первого 4 и четвертого 8 входных полевых транзисторов соединены друг с другом, истоки второго 5 и пятого 9 входных полевых транзисторов подключены друг к другу, истоки третьего 6 и шестого 10 входных полевых транзисторов соединены друг с другом, первое 12 токовое зеркало, согласованное с первой 13 шиной источника питания, вход которого соединён со стоком шестого 10 входного полевого транзистора, выход которого подключен к выходу 3 устройства, второе 14 токовое зеркало, согласованное с первой 13 шиной источника питания, выход которого подключен к объединённым истокам третьего 6 и шестого 10 входных полевых транзисторов, третье 15 токовое зеркало, согласованное с первой 13 шиной источника питания, четвертое 16 токовое зеркало, согласованное со второй 17 шиной источника питания, содержащее первый 18 и второй 19 выходы, вход которого соединён со входом 2 устройства, пятое 20 токовое зеркало, согласованное со второй 17 шиной источника питания, выход третьего 15 токовое зеркала связан со второй 17 шиной источника питания через первый 21 источник опорного тока, первый 18 выход четвертого 16 токового зеркала связан с первой 13 шиной источника питания через второй 22 источник опорного тока и соединён с объединёнными истоками первого 4 и четвертого 8 входных полевых транзисторов, седьмой 23 и восьмой 24 входные полевые транзисторы, истоки которых объединены и связаны со второй 17 шиной источника питания через третий 25 источник опорного тока, затвор седьмого 23 входного полевого транзистора подключен к объединённым истокам первого 4 и четвертого 8 входных полевых транзисторов, сток восьмого 24 входного полевого транзистора подключен ко входу второго 14 токового зеркала, девятый 26 и десятый 27 входные полевые транзисторы другого типа проводимости, истоки которых объединены и связаны с первой 13 шиной источника питания через четвертый 28 источник опорного тока, сток десятого 27 входного полевого транзистора подключен ко входу пятого 20 токового зеркала, затвор девятого 26 входного полевого транзистора соединён с объединёнными истоками второго 5 и пятого 9 входных полевых транзисторов, стоки первого 4, второго 5, третьего 6 и девятого 26 входных полевых транзисторов подключены ко второй 17 шине источника питания, стоки четвертого 8 и пятого 9 входных полевых транзисторов соединены с первой 13 шиной источника питания, третий 29 источник напряжения смещения подключен к затвору восьмого 24 входного полевого транзистора, четвёртый 30 источник напряжения смещения подключен к затвору десятого 27 входного полевого транзистора.

Существенный недостаток известного логического элемента состоит в том, что он реализует двоичную булеву функцию и не предоставляет возможность работы с многозначными входными и выходными токовыми сигналами, что в конечном итоге приводит к сокращению функциональных возможностей и снижению его быстродействия. Это не позволяет создать функционально полный базис средств цифровой техники, обязательным элементом которого является реализация операции циклического сдвига – обобщенного эквивалента операции инверсия. Это не позволяет создать полный базис средств вычислительной техники, функционирующих на принципах преобразования многозначных токовых сигналов. Применение пороговых функций и соответствующих им пороговых элементов, кроме реализации заданной логической функции, обеспечивает масштабирование и нормализацию уровней выходных сигналов и тем самым устраняет все погрешности сигналов, возникающие до порогового элемента.

Основная задача предлагаемого изобретения состоит в создании токового порогового элемента правого циклического сдвига, в котором внутреннее преобразование информации производится в токовой форме сигналов. В конечном итоге это позволяет повысить быстродействие и создать элементную базу цифровых устройств, работающих на принципах многозначной линейной алгебры [20-21].

Поставленная задача решается тем, что в логическом элементе (фиг.1),

содержащем первый 1 и второй 2 входы устройства, выход 3 устройства, первый 4, второй 5 и третий 6 входные полевые транзисторы с объединенными затворами, которые подключены к первому 7 источнику напряжения смещения, четвертый 8, пятый 9 и шестой 10 входные полевые транзисторы другого типа проводимости с объединенными затворами, которые подключены ко второму 11 источнику напряжения смещения, истоки первого 4 и четвертого 8 входных полевых транзисторов соединены друг с другом, истоки второго 5 и пятого 9 входных полевых транзисторов подключены друг к другу, истоки третьего 6 и шестого 10 входных полевых транзисторов соединены друг с другом, первое 12 токовое зеркало, согласованное с первой 13 шиной источника питания, вход которого соединён со стоком шестого 10 входного полевого транзистора, выход которого подключен к выходу 3 устройства, второе 14 токовое зеркало, согласованное с первой 13 шиной источника питания, выход которого подключен к объединённым истокам третьего 6 и шестого 10 входных полевых транзисторов, третье 15 токовое зеркало, согласованное с первой 13 шиной источника питания, четвертое 16 токовое зеркало, согласованное со второй 17 шиной источника питания, содержащее первый 18 и второй 19 выходы, вход которого соединён со входом 2 устройства, пятое 20 токовое зеркало, согласованное со второй 17 шиной источника питания, выход третьего 15 токовое зеркала связан со второй 17 шиной источника питания через первый 21 источник опорного тока, первый 18 выход четвертого 16 токового зеркала связан с первой 13 шиной источника питания через второй 22 источник опорного тока и соединён с объединёнными истоками первого 4 и четвертого 8 входных полевых транзисторов, седьмой 23 и восьмой 24 входные полевые транзисторы, истоки которых объединены и связаны со второй 17 шиной источника питания через третий 25 источник опорного тока, затвор седьмого 23 входного полевого транзистора подключен к объединённым истокам первого 4 и четвертого 8 входных полевых транзисторов, сток восьмого 24 входного полевого транзистора подключен ко входу второго 14 токового зеркала, девятый 26 и десятый 27 входные полевые транзисторы другого типа проводимости, истоки которых объединены и связаны с первой 13 шиной источника питания через четвертый 28 источник опорного тока, сток десятого 27 входного полевого транзистора подключен ко входу пятого 20 токового зеркала, затвор девятого 26 входного полевого транзистора соединён с объединёнными истоками второго 5 и пятого 9 входных полевых транзисторов, стоки первого 4, второго 5, третьего 6 и девятого 26 входных полевых транзисторов подключены ко второй 17 шине источника питания, стоки четвертого 8 и пятого 9 входных полевых транзисторов соединены с первой 13 шиной источника питания, третий 29 источник напряжения смещения подключен к затвору восьмого 24 входного полевого транзистора, четвёртый 30 источник напряжения смещения подключен к затвору десятого 27 входного полевого транзистора, предусмотрены новые элементы и связи – в схему введены первое 31 дополнительное токовое зеркало, согласованное со второй 17 шиной источника питания, содержащее первый 32, второй 33, третий 34, четвертый 35 и пятый 36 выходы, вход которого подключен ко входу 1 устройства, второе 37 дополнительное токовое зеркало, согласованное со второй 17 шиной источника питания, третье 38, четвертое 39 и пятое 40 дополнительные токовые зеркала, согласованные с первой 13 шиной источника питания, первый 41, второй 42, третий 43, четвертый 44 и пятый 45 дополнительные входные полевые транзисторы с объединенными затворами, которые подключены к первому 7 источнику напряжения смещения, шестой 46, седьмой 47, восьмой 48, девятый 49 и десятый 50 дополнительные входные полевые транзисторы с объединенными затворами, которые подключены ко второму 11 источнику напряжения смещения, первый 51 дополнительный источник опорного тока, одиннадцатый 52 и двенадцатый 53 дополнительные входные полевые транзисторы, истоки которых соединены и связаны со второй 17 шиной источника питания через второй 54 дополнительный источник опорного тока, третий 55, четвертый 56 и пятый 57 дополнительные источники опорного тока, тринадцатый 58 и четырнадцатый 59 дополнительные входные полевые транзисторы, истоки которых соединены и связаны со второй 17 шиной источника питания через шестой 60 дополнительный источник опорного тока, истоки первого 41 и шестого 46 дополнительных входных полевых транзисторов соединены друг с другом, истоки второго 42 и седьмого 47 дополнительных входных полевых транзисторов подключены друг к другу, истоки третьего 43 и восьмого 48 дополнительных входных полевых транзисторов соединены друг с другом, истоки четвертого 44 и девятого 49 дополнительных входных полевых транзисторов подключены друг к другу, истоки пятого 45 и десятого 50 дополнительных входных полевых транзисторов соединены друг с другом, стоки первого 41, второго 42, четвертого 44 и пятого 45 дополнительных входных полевых транзисторов подключены ко второй 17 шине источника питания, стоки шестого 46, восьмого 48, десятого 50 и одиннадцатого 52 дополнительных входных полевых транзисторов соединены с первой 13 шиной источника питания, первый 32 выход первого 31 дополнительного токового зеркала связан с первой 13 шиной источника питания через первый 51 дополнительный источник опорного тока и подключен к объединённым истокам первого 41 и шестого 46 дополнительных входных полевых транзисторов и затвору одиннадцатого 52 дополнительного входного полевого транзистора, второй 33 выход первого 31 дополнительного токового зеркала связан со второй 17 шиной источника питания через третий 55 дополнительный источник опорного тока и соединён с объединёнными истоками второго 42 и седьмого 47 дополнительных входных полевых транзисторов и выходами третьего 38 и пятого 40 дополнительных токовых зеркал, третий 34 выход первого 31 дополнительного токового зеркала связан с первой 13 шиной источника питания через четвертый 56 дополнительный источник опорного тока и подключен к объединённым истокам второго 5 и четвертого 9 входных полевых транзисторов, четвертый 35 выход первого 31 дополнительного токового зеркала соединён со входом третьего 15 токового зеркала, пятый 36 выход первого 31 дополнительного токового зеркала соединён с объединёнными истоками третьего 6 и шестого 10 входных полевых транзисторов, сток двенадцатого 53 дополнительного входного полевого транзистора подключен ко входу третьего 38 дополнительного токового зеркала, стоки седьмого 47 и девятого 49 дополнительных входных полевых транзисторов соединены друг с другом и подключены ко входу первого 12 токового зеркала, сток третьего 43 дополнительного входного полевого транзистора подключен ко входу второго 37 дополнительного токового зеркала, выходы пятого 20 токового зеркала и второго 37 дополнительного токового зеркала соединены и подключены к объединённым истокам четвертого 44 и девятого 49 дополнительных входных полевых транзисторов и выходу четвертого 39 дополнительного токового зеркала, выход третьего 15 токового зеркала подключен к объединённым истокам третьего 43 и восьмого 48 дополнительных входных полевых транзисторов, вход четвертого 39 дополнительного токового зеркала подключен к стоку тринадцатого 58 дополнительного входного полевого транзистора, стоки седьмого 23 входного полевого транзистора и четырнадцатого 59 дополнительного входного полевого транзистора соединены друг с другом и подключены ко входу пятого 40 дополнительного токового зеркала, второй 19 выход четвертого 16 токового зеркала связан с первой 13 шиной источника питания через пятый 57 дополнительный источник опорного тока и подключен к объединённым истокам пятого 45 и десятого 50 дополнительных входных полевых транзисторов и к затвору тринадцатого 58 дополнительного входного полевого транзистора, затвор двенадцатого 53 дополнительного входного полевого транзистора соединён с четвёртым 30 источником напряжения смещения, затвор четырнадцатого 59 дополнительного входного полевого транзистора подключен к третьему 29 источнику напряжения смещения.

На чертеже фиг. 1 показана схема прототипа, а на чертеже фиг. 2 –схема заявляемого токового порогового элемента правого циклического сдвига на полевых транзисторах в соответствии с п.1 формулы изобретения.

На чертеже фиг. 3 представлена схема заявляемого устройства фиг. 2 в среде компьютерного моделирования Micro-Cap на моделях полевых транзисторов.

На чертеже фиг. 4 приведены осциллограммы входных и выходных сигналов схемы правого циклического сдвига фиг. 3.

Токовый пороговый элемент правый циклический сдвиг фиг. 2 содержит первый 1 и второй 2 входы устройства, выход 3 устройства, первый 4, второй 5 и третий 6 входные полевые транзисторы с объединенными затворами, которые подключены к первому 7 источнику напряжения смещения, четвертый 8, пятый 9 и шестой 10 входные полевые транзисторы другого типа проводимости с объединенными затворами, которые подключены ко второму 11 источнику напряжения смещения, истоки первого 4 и четвертого 8 входных полевых транзисторов соединены друг с другом, истоки второго 5 и пятого 9 входных полевых транзисторов подключены друг к другу, истоки третьего 6 и шестого 10 входных полевых транзисторов соединены друг с другом, первое 12 токовое зеркало, согласованное с первой 13 шиной источника питания, вход которого соединён со стоком шестого 10 входного полевого транзистора, выход которого подключен к выходу 3 устройства, второе 14 токовое зеркало, согласованное с первой 13 шиной источника питания, выход которого подключен к объединённым истокам третьего 6 и шестого 10 входных полевых транзисторов, третье 15 токовое зеркало, согласованное с первой 13 шиной источника питания, четвертое 16 токовое зеркало, согласованное со второй 17 шиной источника питания, содержащее первый 18 и второй 19 выходы, вход которого соединён со входом 2 устройства, пятое 20 токовое зеркало, согласованное со второй 17 шиной источника питания, выход третьего 15 токовое зеркала связан со второй 17 шиной источника питания через первый 21 источник опорного тока, первый 18 выход четвертого 16 токового зеркала связан с первой 13 шиной источника питания через второй 22 источник опорного тока и соединён с объединёнными истоками первого 4 и четвертого 8 входных полевых транзисторов, седьмой 23 и восьмой 24 входные полевые транзисторы, истоки которых объединены и связаны со второй 17 шиной источника питания через третий 25 источник опорного тока, затвор седьмого 23 входного полевого транзистора подключен к объединённым истокам первого 4 и четвертого 8 входных полевых транзисторов, сток восьмого 24 входного полевого транзистора подключен ко входу второго 14 токового зеркала, девятый 26 и десятый 27 входные полевые транзисторы другого типа проводимости, истоки которых объединены и связаны с первой 13 шиной источника питания через четвертый 28 источник опорного тока, сток десятого 27 входного полевого транзистора подключен ко входу пятого 20 токового зеркала, затвор девятого 26 входного полевого транзистора соединён с объединёнными истоками второго 5 и пятого 9 входных полевых транзисторов, стоки первого 4, второго 5, третьего 6 и девятого 26 входных полевых транзисторов подключены ко второй 17 шине источника питания, стоки четвертого 8 и пятого 9 входных полевых транзисторов соединены с первой 13 шиной источника питания, третий 29 источник напряжения смещения подключен к затвору восьмого 24 входного полевого транзистора, четвёртый 30 источник напряжения смещения подключен к затвору десятого 27 входного полевого транзистора. В схему введены первое 31 дополнительное токовое зеркало, согласованное со второй 17 шиной источника питания, содержащее первый 32, второй 33, третий 34, четвертый 35 и пятый 36 выходы, вход которого подключен ко входу 1 устройства, второе 37 дополнительное токовое зеркало, согласованное со второй 17 шиной источника питания, третье 38, четвертое 39 и пятое 40 дополнительные токовые зеркала, согласованные с первой 13 шиной источника питания, первый 41, второй 42, третий 43, четвертый 44 и пятый 45 дополнительные входные полевые транзисторы с объединенными затворами, которые подключены к первому 7 источнику напряжения смещения, шестой 46, седьмой 47, восьмой 48, девятый 49 и десятый 50 дополнительные входные полевые транзисторы с объединенными затворами, которые подключены ко второму 11 источнику напряжения смещения, первый 51 дополнительный источник опорного тока, одиннадцатый 52 и двенадцатый 53 дополнительные входные полевые транзисторы, истоки которых соединены и связаны со второй 17 шиной источника питания через второй 54 дополнительный источник опорного тока, третий 55, четвертый 56 и пятый 57 дополнительные источники опорного тока, тринадцатый 58 и четырнадцатый 59 дополнительные входные полевые транзисторы, истоки которых соединены и связаны со второй 17 шиной источника питания через шестой 60 дополнительный источник опорного тока, истоки первого 41 и шестого 46 дополнительных входных полевых транзисторов соединены друг с другом, истоки второго 42 и седьмого 47 дополнительных входных полевых транзисторов подключены друг к другу, истоки третьего 43 и восьмого 48 дополнительных входных полевых транзисторов соединены друг с другом, истоки четвертого 44 и девятого 49 дополнительных входных полевых транзисторов подключены друг к другу, истоки пятого 45 и десятого 50 дополнительных входных полевых транзисторов соединены друг с другом, стоки первого 41, второго 42, четвертого 44 и пятого 45 дополнительных входных полевых транзисторов подключены ко второй 17 шине источника питания, стоки шестого 46, восьмого 48, десятого 50 и одиннадцатого 52 дополнительных входных полевых транзисторов соединены с первой 13 шиной источника питания, первый 32 выход первого 31 дополнительного токового зеркала связан с первой 13 шиной источника питания через первый 51 дополнительный источник опорного тока и подключен к объединённым истокам первого 41 и шестого 46 дополнительных входных полевых транзисторов и затвору одиннадцатого 52 дополнительного входного полевого транзистора, второй 33 выход первого 31 дополнительного токового зеркала связан со второй 17 шиной источника питания через третий 55 дополнительный источник опорного тока и соединён с объединёнными истоками второго 42 и седьмого 47 дополнительных входных полевых транзисторов и выходами третьего 38 и пятого 40 дополнительных токовых зеркал, третий 34 выход первого 31 дополнительного токового зеркала связан с первой 13 шиной источника питания через четвертый 56 дополнительный источник опорного тока и подключен к объединённым истокам второго 5 и четвертого 9 входных полевых транзисторов, четвертый 35 выход первого 31 дополнительного токового зеркала соединён со входом третьего 15 токового зеркала, пятый 36 выход первого 31 дополнительного токового зеркала соединён с объединёнными истоками третьего 6 и шестого 10 входных полевых транзисторов, сток двенадцатого 53 дополнительного входного полевого транзистора подключен ко входу третьего 38 дополнительного токового зеркала, стоки седьмого 47 и девятого 49 дополнительных входных полевых транзисторов соединены друг с другом и подключены ко входу первого 12 токового зеркала, сток третьего 43 дополнительного входного полевого транзистора подключен ко входу второго 37 дополнительного токового зеркала, выходы пятого 20 токового зеркала и второго 37 дополнительного токового зеркала соединены и подключены к объединённым истокам четвертого 44 и девятого 49 дополнительных входных полевых транзисторов и выходу четвертого 39 дополнительного токового зеркала, выход третьего 15 токового зеркала подключен к объединённым истокам третьего 43 и восьмого 48 дополнительных входных полевых транзисторов, вход четвертого 39 дополнительного токового зеркала подключен к стоку тринадцатого 58 дополнительного входного полевого транзистора, стоки седьмого 23 входного полевого транзистора и четырнадцатого 59 дополнительного входного полевого транзистора соединены друг с другом и подключены ко входу пятого 40 дополнительного токового зеркала, второй 19 выход четвертого 16 токового зеркала связан с первой 13 шиной источника питания через пятый 57 дополнительный источник опорного тока и подключен к объединённым истокам пятого 45 и десятого 50 дополнительных входных полевых транзисторов и к затвору тринадцатого 58 дополнительного входного полевого транзистора, затвор двенадцатого 53 дополнительного входного полевого транзистора соединён с четвёртым 30 источником напряжения смещения, затвор четырнадцатого 59 дополнительного входного полевого транзистора подключен к третьему 29 источнику напряжения смещения.

Рассмотрим работу предлагаемой схемы ЛЭ фиг.2.

Таблица истинности функции y=x⊕i имеет вид:

Учитывая, что x⊕2=x⊖1 то для троичных переменных функция y записывается в следующем виде:

y=x⊕i=(x-2(i >0,5))+((x⊕1)-2((i <0,5)+(i >1,5)))+((x⊖1)-2(i <1,5)), (1)

Выражение (1) реализовано схемой на фиг. 2, на выход попадает переменная при i=0, переменная x⊕1 при i=1 и переменная x⊕2 (x⊖1) при i=2.

Входная переменная «x₁» в виде сигнала втекающего тока поступает на первый 1 вход устройства и далее на вход первого 31 дополнительного токового зеркала. Выходной сигнал с первого 32 выхода первого 31 дополнительного токового зеркала подаётся на объединённые истоки первого 41 и шестого 46 дополнительных входных полевых транзисторов, а затем на затвор одиннадцатого 52 дополнительного входного полевого транзистора, где из данного сигнала вычитается ток первого 51 дополнительного источника опорного тока. Режимы работы первого 41 и шестого 46 дополнительных входных полевых транзисторов задаются значениями напряжений первого 7 и второго 11 источников напряжения смещения. Одиннадцатый 52 и двенадцатый 53 дополнительные входные полевые транзисторы образуют ДК, переключение токов стоков этих транзисторов определяется сигналом, поступающим на затвор одиннадцатого 52 дополнительного входного полевого транзистора. ДК в данном случае выполняет функции порогового элемента, выполняя сравнение переменной (x>1,5) c пороговым уровнем, задаваемым первым 51 дополнительным источником тока. Выбор такого порогового уровня обеспечивает независимость результатов преобразования сигналов от погрешностей преобразования в пределах диапазона изменения тока 0,5I₀. При положительной разности сигналов (x-1,5) ток второго 54 дополнительного источника опорного тока через сток двенадцатого 53 дополнительного входного полевого транзистора поступает на вход третьего 38 дополнительного токового зеркала. Выходной сигнал со второго 33 выхода первого 31 дополнительного токового зеркала суммируется с сигналом третьего 55 источника опорного тока, а из полученной суммы вычитается выходной ток третьего 38 дополнительного токового зеркала, формируя сигнал x⊕1. Входная переменная «i» в виде сигнала втекающего тока поступает на второй 2 вход устройства и далее на вход четвертого 16 токового зеркала. Выходной сигнал с первого 18 выхода четвертого 16 токового зеркала подаётся на объединённые истоки первого 4 и четвертого 8 входных полевых транзисторов, а затем на затвор седьмого 23 входного полевого транзистора. Режимы работы первого 4 и четвертого 8 входных полевых транзисторов задаются значениями напряжений первого 7 и второго 11 источников напряжения смещения. Седьмой 23 и восьмой 24 входные полевые транзисторы образуют ДК, переключение токов стоков этих транзисторов определяется сигналом, поступающим на затвор седьмого 23 входного полевого транзистора. ДК в данном случае выполняет функции порогового элемента, выполняя сравнение переменной (i>0,5) c пороговым уровнем второго 22 источника опорного тока. Выбор такого порогового уровня обеспечивает независимость результатов преобразования сигналов от погрешностей преобразования в пределах диапазона изменения тока 0,5I₀. При положительной разности сигналов (i-0,5) ток третьего 25 источника опорного тока через сток восьмого 24 входного полевого транзистора подается на вход второго 14 токового зеркала. На выходе второго 14 токового зеркала формируется сигнал «запрет», разрешая передачу сигнала с пятого 36 выхода первого 31 дополнительного токового зеркала только при i=0, таким образом, формируя первое слагаемое выражения (1). Выходной сигнал со второго 19 выхода четвертого 16 токового зеркала подаётся на объединённые истоки пятого 45 и десятого 50 дополнительных входных полевых транзисторов, а затем на затвор тринадцатого 58 дополнительного входного полевого транзистора. Режимы работы пятого 45 и десятого 8 дополнительных задаются значениями напряжений первого 7 и второго 11 источников напряжения смещения. Тринадцатый 58 и четырнадцатый 59 дополнительные входные полевые транзисторы образуют ДК, переключение токов стоков этих транзисторов определяется сигналом, поступающим на затвор тринадцатого 58 дополнительного входного полевого транзистора. ДК в данном случае выполняет функции порогового элемента, выполняя сравнение переменной (i<1,5) c пороговым уровнем пятого 57 дополнительного источника опорного тока. Выбор такого порогового уровня обеспечивает независимость результатов преобразования сигналов от погрешностей преобразования в пределах диапазона изменения тока 0,5I₀. При положительной разности сигналов (i-1,5) ток шестого 60 дополнительного источника опорного тока через сток тринадцатого 58 дополнительного входного полевого транзистора подается на вход четвертого 39 дополнительного токового зеркала. На выходе четвертого 39 токового зеркала формируется сигнал «запрет», разрешая передачу сигнала с выхода второго 37 дополнительного токового зеркала только при i=2, таким образом, формируя третье слагаемое выражения (1). Выходной сигнал со стока седьмого 23 входного полевого транзистора складывается с выходным сигналом со стока четырнадцатого 59 дополнительного входного полевого транзистора и подается на вход пятого 40 дополнительного токового зеркала. На выходе пятого 40 токового зеркала формируется сигнал «запрет», разрешая передачу сигнала x⊕1 только при i=1, таким образом, формируя второе слагаемое выражения (1). Выходной сигнал со второго 33 выхода первого 31 дополнительного токового зеркала складывается с сигналом третьего 55 дополнительного источника опорного тока и подаётся на объединённые истоки второго 42 и седьмого 47 дополнительных входных полевых транзисторов, где из данного сигнала вычитаются токи с выходов третьего 38 и пятого 40 дополнительных токовых зеркал. При положительном значении алгебраической суммы этих токов через сток седьмого 47 дополнительного входного полевого транзистора ток, определяемый вторым слагаемым выражения (1) поступает на вход первого 12 токового зеркала и далее на выход логического элемента. Режимы работы второго 42 и седьмого 47 дополнительных входных полевых транзисторов задаются значениями напряжений первого 7 и второго 11 источников напряжения смещения. Выходной сигнал с третьего 34 выхода первого 31 дополнительного токового зеркала подаётся на объединённые истоки второго 5 и пятого 9 входных полевых транзисторов, а затем на затвор девятого 26 входного полевого транзистора, где из данного сигнала вычитается ток четвертого 56 дополнительного источника опорного тока. Режимы работы второго 5 и пятого 9 входных полевых транзисторов задаются значениями напряжений первого 7 и второго 11 источников напряжения смещения. Девятый 26 и десятый 27 входные полевые транзисторы образуют ДК, переключение токов стоков этих транзисторов определяется сигналом, поступающим на затвор девятого 26 входного полевого транзистора. ДК в данном случае выполняет функции порогового элемента, выполняя сравнение переменной (x<0,5) c пороговым уровнем четвертого 56 дополнительного источника опорного тока. Выбор такого порогового уровня обеспечивает независимость результатов преобразования сигналов от погрешностей преобразования в пределах диапазона изменения тока 0,5I₀. При положительной разности сигналов (i-0,5) ток четвертого 28 источника опорного тока через сток десятого 27 входного полевого транзистора поступает на вход пятого 20 токового зеркала. Сигнал с выхода пятого 20 токового зеркала суммируется с выходным током второго 37 дополнительного токового зеркала, формируя сигнал x⊕2=x⊖1, и совместно с сигналом «запрет» на выходе четвертого 39 дополнительного токового зеркала через сток девятого 49 дополнительного входного полевого транзистора поступает на вход первого 12 токового зеркала и далее на выход логического элемента. Выходной сигнал с четвертого 35 выхода первого 31 дополнительного токового зеркала подаётся на вход третьего 15 токового зеркала. Из сигнала с выхода третьего 15 токового зеркала вычитается ток первого 21 источника тока и подаётся на объединённые истоки третьего 43 и восьмого 48 дополнительных входных полевых транзисторов. Режимы работы третьего 43 и восьмого 48 дополнительных входных полевых транзисторов задаются значениями напряжений первого 7 и второго 11 источников напряжения смещения. Сигнал со стока третьего 43 дополнительного входного полевого транзистора подаётся на вход второго 37 дополнительного токового зеркала. Выходной сигнал с пятого 36 выхода первого 31 дополнительного токового зеркала вычитается из сигнала с выхода второго 14 токового зеркала и подаётся на объединённые истоки третьего 6 и шестого 10 входных полевых транзисторов. Режимы работы третьего 6 и шестого 10 входных полевых транзисторов задаются значениями напряжений первого 7 и второго 11 источников напряжения смещения. Сигнал со стока шестого 10 входного полевого транзистора складывается с сигналами со стоков седьмого 47 и девятого 49 дополнительных входных полевых транзисторов и подаются на вход первого 12 токового зеркала, где преобразуются в равный им вытекающий ток и передаются на выход 3 устройства.

В схеме на фиг. 2 двухполюсник 61 служит для обнаружения наличия кванта тока в выходной цепи в процессе экспериментальных исследований.

Показанные на фиг. 4 результаты моделирования подтверждают указанные свойства заявляемой схемы.

Таким образом, рассмотренное схемотехническое решение токового порогового элемента правого циклического сдвига является необходимым компонентом функционально полных базисов, характеризуется многозначным состоянием внутренних сигналов и сигналов на его токовых входах и выходах, что может быть положено в основу вычислительных и управляющих устройств, использующих многозначную линейную алгебру, частным случаем которой является булева алгебра.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент SU 1621164, 1991 г.

2. Патент US 6.700.413, 2004 г.

3. Патент US 6.414.519, 2002 г.

4. Патент US 6.566.912, 2003 г.

5. Патентная заявка US 2007/0018694, 2007 г.

6. Патентная заявка US 2004/0263210, 2004 г.

7. Патент US 6.680.625, 2004 г.

8. Патент US 5.742.154, 1998 г.

9. Патент US 6.573.758, 2003 г.

10. Патент US 5.155.387, 1992 г.

11. Патент US 4.713.790, 1987 г.

12. Патент US 5.608.741, 1997 г.

13. Патент US 4.185.210, fig.2, 1980 г.

14. Патент US 3.040.192, fig.1. 1962 г.

15. Патент RU 2692573, 2019 г.

16. N.N. Prokopenko, N.V. Butyrlagin, N.I. Chernov, V.Ya. Yugai, “Basic Linear Elements of k-valued Digital Structures,” ICSES 2016 International Conference on Signals and Electronic Systems, Krakow, Poland, 5-7 September, 2016. pp. 7-12. DOI: 10.1109/ICSES.2016.7847763.

17. N.N. Prokopenko, N.I. Chernov, V.Ya. Yugai, N.V. Butyrlagin.”The Element Base of the Multivalued Threshold Logic for the Automation and Control Digital Devices,” on International Siberian Conference on Control and Communications, SIBCON-2017, Astana, Kazakhstan, 29-30 June, 2017.

18. N.N. Prokopenko, N.I. Chernov, V.Ya. Yugai, N.V. Butyrlagin, “The Multifunctional Current Logical Element for Digital Computing Devices, Operating on the Principles of Linear (Not Boolean) Algebra,” IEEE East-West Design & Test Symposium (EWDTS’2016), Yerevan, Armenia, 14 – 17 Oct. 2016. pp. 278-282. DOI: 10.1109/EWDTS.2016.7807723.

19. N.N. Prokopenko, N.I. Chernov, V.Ya. Yugai, P.S. Budyakov, “Logic functions representation and synthesis of k-valued digital circuits in linear algebra,” 2016 24nd Telecommunications Forum (TELFOR 2016), Belgrade, Serbia, 22-23 November 2016, pp. 1-4. DOI: 10.1109/TELFOR.2016.7818892.

20. Чернов Н.И. Основы теории логического синтеза цифровых структур над полем вещественных чисел // Монография. – Таганрог: ТРТУ, 2001. – 147с.

21. Чернов Н.И. Линейный синтез цифровых структур АСОИУ» // Учебное пособие Таганрог. – ТРТУ, 2004г., 118с.