Результат интеллектуальной деятельности: Устройство структурной адаптации системы связи

Изобретение относится к технике электросвязи, в частности к устройствам оценки эффективности информационного обмена (информационной эффективности) и структурной адаптации системы связи к условиям информационного обмена. Оно может быть использовано при создании новых и совершенствовании существующих каналов связи, узлов коммутации, автоматизированных систем управления, локальных вычислительных сетей, сетей связи с коммутацией сообщений, сетей связи с коммутацией пакетов, в том числе быстрой коммутацией пакетов.

Известны система и способ изменения топологии сети [патент Network topology change, system and method of changing EP №1079568 A2, H04L 12/44, H04L29/02, 28.02.01, Bil. №2001/09], реализованные в сетевом устройстве автоматического переключения повторителя/моста при мониторинге информационного обмена, которое предназначено для применения в сети, построенной на базе шины IEEE 1394, чтобы разрешить вопросы: макросегментации, обнаружения циклов, прерывания передачи данных при сбое в узле или кабеле. Недостатками данной системы и способа являются: применяется только для структур сети разомкнутого типа, не определено условие смены топологии сети от изменения интенсивности входного трафика.

Наиболее близким по технической сущности к заявляемому изобретению является устройство, используемое для реализации способа оценки информационной эффективности системы связи и представленное в патенте RU №2571917, H04L 29/00, 27.12.2015 Бюл. №36. Устройство содержит блок измерителя-вычислителя универсального параметра для оценки информационной эффективности системы связи: блок измерения количества сообщений в системе связи, блок измерения производительности системы связи, вычисления кибернетической мощности, блок измерения емкостей буферов, блок измерения пропускных способностей, блок вычисления полной кибернетической мощности и блок вычисления КПД.

Недостатками прототипа является: не позволяет одновременно осуществить оценку эффективности информационного обмена основной и резервной структур системы связи; не обеспечивает поддержание требуемой эффективности информационного обмена и увеличение интервала эффективной работы системы связи по входному трафику.

Предлагаемое устройство предназначено для достижения технического результата, заключающегося в поддержании требуемой эффективности информационного обмена системы связи в соответствии с заданным пороговым значением КПД передачи информации в расширенном интервале изменения входного трафика (в полосе пропускания) за счет определения границы структурной адаптации системы связи и условия перехода с основной на резервную структуру и обратно.

Технический результат достигается тем, что в устройстве структурной адаптации системы связи, содержащем первый блок измерителя-вычислителя КПД передачи информации основной структуры системы связи, согласно изобретению, дополнительно введены, второй блок измерителя-вычислителя КПД передачи информации резервной структуры системы связи, первая схема сравнения, причем первый и второй блоки измерителей-вычислителей КПД передачи информации соединены с первым и вторым входами первой схемы сравнения, соответственно, кроме того, введены, последовательно соединенные, первый коммутатор, первый и второй выходы которого являются первым и вторым выходами устройства, соответственно, первый управляемый ключ, вторая схема сравнения, первое запоминающее устройство, а также, введены, последовательно соединенные, второй коммутатор, первый и второй выходы которого являются третьим и четвертым выходами устройства, соответственно, второй управляемый ключ, третья схема сравнения, второе запоминающее устройство, причем первый и второй выходы первой схемы сравнения соединены с первыми управляющими входами первого и второго коммутаторов, соответственно, кроме того, введены, последовательно соединенные, вычислитель разности, четвертая схема сравнения, третье запоминающее устройство, пятая схема сравнения, первый и второй выходы которой являются пятым и шестым выходами устройства, соответственно, причем первые выходы первого и второго запоминающих устройств соединены с первым и вторым входами вычислителя разности, соответственно, при этом первые выходы первого и второго управляемых ключей соединены: с управляющими входами первого и второго запоминающих устройств, соответственно, и с управляющими входами первого и второго управляемых ключей, соответственно, а также вторые выходы первого и второго запоминающих устройств соединены со вторыми входами второй и третьей схем сравнения, соответственно, кроме того, введены четвертое запоминающее устройство, выход которого соединен со вторыми управляющими входами первого и второго коммутаторов, а управляющий вход четвертого запоминающего устройства со вторыми выходами первого и второго коммутаторов, а также введен третий управляемый ключ, управляющий вход которого соединен с выходом четвертой схемы сравнения, причем первый выход третьего управляемого ключа соединен: с первыми входами второй и третьей схем сравнения; с первым, вторым и третьим запоминающими устройствами, а второй выход третьего управляемого ключа соединен со вторым входом пятой схемы сравнения (Фиг. 1).

Отличительный признак, касающийся дополнительного введения второго блока измерителя-вычислителя КПД передачи информации резервной структуры системы связи, первой схемы сравнения, первого коммутатора, первого управляемого ключа, второй схемы сравнения, первого запоминающего устройства, вычислителя разности, второго коммутатора, второго управляемого ключа, третьей схемы сравнения, второго запоминающего устройства, четвертой схемы сравнения, третьего запоминающего устройства и пятой схемы сравнения, третьего управляемого ключа, четвертого запоминающего устройства, соответственно, поясняется следующим. На первый вход первой схемы сравнения с выхода первого блока измерителя-вычислителя КПД передачи информации системы связи на основной структуре, выполненного по схеме, представленной в прототипе [RU №2571917, H04L 29/00, 27.12.2015 Бюл. №36], подают текущее значение КПД передачи информации системы связи - в интервале эффективной работы (Фиг. 2), на второй вход которой подают текущее значение КПД - из аналогично выполненного второго блока измерителя-вычислителя КПД передачи информации системы связи на резервной структуре. В первой схеме сравнения проверяют выполнение условия . Если данное условие выполняется, то подают управляющий сигнал с первого выхода первой схемы сравнения на первый управляющий вход первого управляемого коммутатора, иначе подают управляющий сигнал со второго выхода первой схемы сравнения на первый управляющий вход второго управляемого коммутатора. Также с четвертого запоминающего устройства, в котором хранится информация о действующей структуре (например, если действующая структура основная, то «0», а если резервная, то «1») системы связи, через заданный интервал времени t_зад, определяемый условиями информационного обмена [Пасечников И.И. Методология анализа и синтеза предельно нагруженных информационных сетей: Монография. - М.: Машиностроение-1, 2004. - С. 136-141] поступают сигналы («0» или «1») на вторые управляющие входы первого и второго управляемых коммутаторов. Причем первоначально в четвертом запоминающем устройстве хранится «0», означающий, что изначально система связи функционирует на основной структуре. При поступлении управляющего сигнала с первого выхода первой схемы сравнения на первый управляющий вход первого управляемого коммутатора (выполнение условия в первой схеме сравнения) и сигнала «0» с четвертого запоминающего устройства на второй управляющий вход, выдают сигнал на первый выход первого управляемого коммутатора, являющийся первым выходом устройства, при этом продолжают работу системы связи на основной структуре. Иначе, при поступлении на второй управляющий вход первого управляемого коммутатора сигнала «1» с четвертого запоминающего устройства, выдают сигнал на второй выход первого управляемого коммутатора, являющийся вторым выходом устройства, при котором осуществляют «обратный» переход системы связи с резервной на основную структуру, а также одновременно выдают сигнал на четвертое запоминающее устройство для изменения значения с «1» на «0» и на первый управляемый ключ, который первоначально замкнут в положении «1». С первого выхода первого управляемого ключа сигнал подают на управляющий вход первого запоминающего устройства для запоминания текущего значения входного трафика γ_{вх пер 2}=γ_{вх i} и на свой управляющий вход для переключения ключа в положение «2», обеспечивающего передачу сигнала на управляющий вход второй схемы сравнения. По приходу управляющего сигнала во второй схеме сравнения проверяют выполнение условия γ_{вх i}>γ_{вх пер 2} по значениям текущего входного трафика γ_{вх i} на входе 1, поступающего из блока третьего управляемого ключа и γ_{вх пер 2} на входе 2 со второго выхода первого запоминающего устройства. Если условие во второй схеме сравнения выполняется, то поступает управляющий сигнал на первое запоминающее устройство для запоминания γ_{вх i} в качестве нового значения входного трафика - границы «обратного» перехода системы связи γ_{вх пер 2}. При поступлении управляющего сигнала со второго выхода первой схемы сравнения на первый управляющий вход второго управляемого коммутатора (невыполнение условия в первой схеме сравнения) и сигнала «1» на второй управляющий вход с четвертого запоминающего устройства, выдают сигнал на первый выход второго управляемого коммутатора, являющийся третьим выходом устройства, при этом продолжают работу системы связи на резервной структуре. При поступлении на второй управляющий вход второго управляемого коммутатора сигнала «0» с четвертого запоминающего устройства, на второй выход второго управляемого коммутатора, являющийся четвертым выходом устройства, при котором осуществляют «прямой» переход системы связи с основной на резервную структуру, а также одновременно выдают сигнал на четвертое запоминающее устройство для изменения значения с «0» на «1» и на второй управляемый ключ, который первоначально замкнут в положении «1». С первого выхода второго управляемого ключа, сигнал подают на управляющий вход второго запоминающего устройства для запоминания текущего значения входного трафика γ_{вх пер 1}=γ_{вх i} и на свой управляющий вход для переключения ключа в положение «2», обеспечивающего передачу сигнала на управляющий вход третьей схемы сравнения. По приходу управляющего сигнала в третьей схеме сравнения проверяют выполнение условия γ_{вх i}<γ_{вх пер 1} по значениям текущего входного трафика γ_{вх i} на входе 1, поступающего из блока третьего управляемого ключа и γ_{вх пер 1} на входе 2 со второго выхода второго запоминающего устройства. Если условие в третьей схеме сравнения выполняется, то поступает управляющий сигнал на второе запоминающее устройство для запоминания γ_{вх i} в качестве нового значения входного трафика - границы «прямого» перехода системы связи γ_{вх пер 1}. Далее значения γ_{вх пер 2} и γ_{вх пер 1} с первых выходов первого и второго запоминающих устройств, соответственно, поступают на первый и второй входы вычитающего устройства, где вычисляется разность Δγ_{вх пер}=γ_{вх пер 1}-γ_{вх пер 2}, которая определяет интервал переходов системы связи с основной на резервную структуру и обратно. Полученное значение Δγ_{вх пер} подают на вход четвертой схемы сравнения, где сравнивают с пороговым уровнем «0». Если условие Δγ_{вх пер}>0 выполняется, то через t_зад продолжают описанные выше измерения и вычисления значений КПД в первом и втором блоках измерителей-вычислителей КПД передачи информации и текущих значений входного трафика γ_{вх i} при состоянии третьего управляемого ключа в положении «1». Иначе одновременно подают сигнал на управляющие входы третьего запоминающего устройства и на третьего управляемого ключа. В третьем запоминающем устройстве по сигналу на управляющем входе запоминают текущее значение входного трафика γ_{вх i} с первого выхода третьего управляемого ключа в качестве единственного значения входного трафика - границы структурной адаптации системы связи γ_{вх гр}, которое подают на первый вход пятой схемы сравнения. Третий управляемый ключ, который изначально замкнут в первом положении, по сигналу на управляющем входе переключается в положение «2» и обеспечивает коммутацию текущего значения входного трафика γ_{вх i} на второй вход пятой схемы сравнения. Дальнейшая работа устройства сводится к проверке условия γ_{вх i}>γ_{вх гр} в пятой схеме сравнения. Если оно выполняется, то выдают сигнал на первый выход пятой схемы сравнения, являющийся пятым выходом устройства, при котором продолжают работу системы связи на резервной структуре или осуществляют «прямой» переход на резервную структуру (при функционировании системы связи на основной структуре), иначе выдают сигнал на второй выход пятой схемы сравнения, являющийся шестым выходом устройства, при котором продолжают работу системы связи на основной структуре или осуществляют «обратный» переход на основную структуру (при функционировании системы связи на резервной структуре).

Проведенные исследования показывают, что определение границы структурной адаптации системы связи и условия перехода с основной на резервную структуру и обратно обеспечивает (как показывают результаты многочисленного моделирования) поддержание требуемой эффективности информационного обмена системы связи в соответствии с заданным пороговым значением КПД передачи информации в расширенном интервале изменения входного трафика (в полосе пропускания) [Межуев A.M., Коренной А.В., Стуров Д.Л. Способ эффективного управления структурой цифровых радиосетей с учетом условий информационного обмена / М: Радиотехника, №11, 2018. - С. 74-81]. Однозначно определенное значение γ_{вх гр}, получаемое путем последовательных уточнений граничных значений γ_{вх пер 1}, γ_{вх пер 2} и, следовательно, сужения интервала перехода Δγ_{вх пер}, позволяет значительно снизить вычислительные затраты при реализации адаптации, которые сводятся в конечном счете к контролю изменений значений входного трафика γ_{вх i} системы связи (Фиг. 2).

В дальнейшем изобретение поясняется описанием примеров его выполнения и прилагаемым чертежом, на котором Фиг. 1 изображает схематический чертеж устройства структурной адаптации системы связи, согласно изобретению.

Устройство структурной адаптации системы связи (Фиг. 1) содержит: блоки измерителей-вычислителей КПД 1.1 и 1.2, предназначенные для определения текущих значений КПД передачи информации при работе системы связи на основной структуре и на резервной структуре , соответственно, и может быть выполнен, например, на микроконтроллере [Микушин А.В., Сажнев A.M., Сединин В.И. Цифровые устройства и микропроцессоры. - С.-Пб.: БХВ - Петербург, 2010. - 832 с. ];

схема сравнения 2.1, предназначенная для сравнения значений и , а также управления работой коммутаторов 3.1 и 3.2;

схема сравнения 2.2, предназначенная (по управляющему сигналу с выхода 2 управляемого ключа 4.1) для сравнения текущего значения входного трафика γ_{вх i} с значением входного трафика при «обратном» переходе γ_{вх пер 2} и выдачи управляющего сигнала для запоминания текущего значения входного трафика γ_{вх i} в запоминающем устройстве 5.1;

схема сравнения 2.3, предназначенная (по управляющему сигналу с выхода 2 управляемого ключа 4.2) для сравнения текущего значения входного трафика γ_{вх i} с значением входного трафика при «прямом» переходе γ_{вх пер 1} и выдачи управляющего сигнала для запоминания текущего значения входного трафика γ_{вх i} в запоминающем устройстве 5.2;

схема сравнения 2.4, предназначенная для сравнения интервала перехода Δγ_{вх пер}, вычисленного в вычислителе разности 6, с пороговым уровнем «0» и выдачи управляющего сигнала для запоминания текущего значения входного трафика γ_{вх i} в запоминающем устройстве 5.3;

схема сравнения 2.5, предназначенная для сравнения текущего значения входного трафика γ_{вх i} с граничным значением входного трафика γ_{вх гр};

коммутатор 3.1, предназначенный для формирования и подачи сигналов на первый и второй выходы устройства, на вход управляемого ключа 4.1, на управляющий вход запоминающего устройства 5.4 (по управляющим сигналам из схемы сравнения 2.1 и из запоминающего устройства 5.4);

коммутатор 3.2, предназначенный для формирования и подачи сигналов на третий и четвертый выходы устройства, на вход управляемого ключа 4.2, на управляющий вход запоминающего устройства 5.4 (по управляющим сигналам из схемы сравнения 2.1 и из запоминающего устройства 5.4);

управляемый ключ 4.1, предназначенный для коммутации управляющего сигнала с его первого выхода на управляющий вход запоминающего устройства 5.1 с целью запоминания текущего значения входного трафика γ_{вх i} в качестве γ_{вх пер 2} при первом «обратном» переходе и коммутации управляющего сигнала с его второго выхода на управляющий вход схемы сравнения 2.2 для уточнения γ_{вх пер 2} при последующих переходах;

управляемый ключ 4.2, предназначенный для коммутации управляющего сигнала с его первого выхода на управляющий вход запоминающего устройства 5.2 с целью запоминания текущего значения входного трафика γ_{вх i} в качестве γ_{вх пер 1} при первом «прямом» переходе и коммутации управляющего сигнала с его второго выхода на управляющий вход схемы сравнения 2.3 для уточнения γ_{вх пер 1} при последующих переходах;

управляемый ключ 4.3, предназначенный для коммутации текущих значений входного трафика γ_{вх i} по управляющему сигналу со схемы сравнения 2.4 на вход схемы сравнения 2.5;

запоминающее устройство 5.1, предназначенное для запоминания текущего значения входного трафика γ_{вх i}, поступающего из системы связи, в виде границы «обратного» перехода системы связи γ_{вх пер 2};

запоминающее устройство 5.2, предназначенное для запоминания текущего значения входного трафика γ_{вх i}, поступающего из системы связи, в виде границы «прямого» перехода системы связи γ_{вх пер 1};

запоминающее устройство 5.3, предназначенное для запоминания текущего значения входного трафика γ_{вх i}, поступающего из системы связи, в виде границы структурной адаптации системы связи γ_{вх гр};

запоминающее устройство 5.4, предназначенное для запоминания действующей структуры системы связи («0» - основная, «1» - резервная);

вычислитель разности 6, предназначенный для определения интервала перехода Δγ_{вх пер} системы связи путем выполнения операции вычитания между двумя значениями входного трафика γ_{вх пер 1} и γ_{вх пер 2}, полученных из запоминающих устройств 5.2 и 5.1, соответственно.

Все операции, выполняемые в блоках 2.1-6, могут быть реализованы, например, на основе быстродействующих микроконтроллеров [Белов А.В. Самоучитель разработчика устройств на микроконтроллерах AVR. - С.-Пб.: Наука и Техника, 2008. - 544 с].

Работа устройства (Фиг. 1) осуществляется следующим образом.

На основе данных, поступающих через интервал времени t_зад из системы связи, в блоках измерителей-вычислителей КПД передачи информации 1.1 и 1.2 по известному способу [патент RU №2571917, H04L 29/00, 27.12.15 Бюл. №36] осуществляют определение текущих значений КПД передачи информации основной и резервной структур, а также их интервалов эффективной работыи, соответственно. Одновременно с этим из системы связи через t_зад подают текущие значения входного трафика γ_{вх i} на вход управляемого ключа 4.3, который первоначально замкнут в положении «1», и через его первый выход: на первые входы схем сравнения 2.2 и 2.3; на входы запоминающих устройств 5.1, 5.2 и 5.3. С выходов блоков измерителей-вычислителей КПД передачи информации 1.1 и 1.2 на первый и второй входы схемы сравнения 2.1, соответственно, подают текущие значения и . В схеме сравнения 2.1 их сравнивают, и если , то формируют на первом выходе схемы сравнения 2.1 управляющий сигнал, который подают на первый управляющий вход управляемого коммутатора 3.1. В противном случае, формируют управляющий сигнал на втором выходе схемы сравнения 2.1, который подают на первый управляющий вход управляемого коммутатора 3.2. Одновременно с выхода запоминающего устройства 5.4 через t_зад поступают сигналы («0» или «1», для основной или резервной структуры, соответственно) на вторые управляющие входы управляемых коммутаторов 3.1 и 3.2. Причем первоначально в запоминающем устройстве 5.4 хранится «0».

1 Цепь обратного перехода. При поступлении сигнала на первый управляющий вход управляемого коммутатора 3.1 и при наличии сигнала «0» на его втором управляющем входе, выдают сигнал на первый выход коммутатора, являющийся «Вых. 1» устройства и продолжают работу системы связи на основной структуре. В случае наличия сигнала «1» на втором управляющем входе управляемого коммутатора 3.1, выдают сигнал на второй выход коммутатора, являющийся «Вых. 2» устройства и осуществляют «обратный» переход на основную структуру. Также, одновременно с выхода 2 коммутатора 3.1 выдают сигнал на управляющий вход запоминающего устройства 5.4 для изменения значения с «1» на «0» и на вход управляемого ключа 4.1, который первоначально замкнут в положении «1». С первого выхода управляемого ключа 4.1 сигнал подают на управляющий вход запоминающего устройства 5.1 для запоминания текущего значения входного трафика γ_{вх пер 2}=γ_{вх i}, поступающего на вход запоминающего устройства с первого выхода управляемого ключа 4.3 в качестве границы «обратного» перехода системы связи. Одновременно с первого выхода управляемого ключа 4.1 подают сигнал на его управляющий вход для переключения ключа в положение «2», обеспечивающего передачу сигнала на управляющий вход схемы сравнения 2.2. На первый вход схемы сравнения 2.2 через t_зад подают текущее значение входного трафика γ_{вх i} с первого выхода управляемого ключа 4.3, а на второй ее вход – значение γ_{вх пер 2}, поступающее со второго выхода запоминающего устройства 5.1. По сигналу на управляющем входе с выхода 2 управляемого ключа 4.1 в схеме сравнения 2.2 сравнивают γ_{вх i} с γ_{вх пер 2}, и если γ_{вх i}>γ_{вх пер 2}, то на выходе схемы сравнения 2.2 формируют управляющий сигнал и подают его на управляющий вход запоминающего устройства 5.1, где запоминают γ_{вх i}, поступающее с первого выхода управляемого ключа 4.3 на вход запоминающего устройства 5.1, в качестве нового значения границы «обратного» перехода системы связи γ_{вх пер 2}. Значение γ_{вх пер 2} с первого выхода запоминающего устройства 5.1 подают на первый вход вычислителя разности 6.

2 Цепь прямого перехода. При поступлении сигнала на первый управляющий вход (со второго выхода схемы сравнения 2.1) и при наличии сигнала «1» (с выхода запоминающего устройства 5.4) на втором управляющем входе управляемого коммутатора 3.2, выдают сигнал на первый выход коммутатора, являющийся «Вых. 3» устройства и продолжают работу системы связи на резервной структуре. В случае наличия сигнала «0» на втором управляющем входе управляемого коммутатора 3.2, выдают сигнал на второй выход коммутатора, являющийся «Вых. 4» устройства и осуществляют «прямой» переход на резервную структуру. Также, одновременно с выхода 2 коммутатора 3.2 выдают сигнал на управляющий вход запоминающего устройства 5.4 для изменения значения с «0» на «1» и на вход управляемого ключа 4.2, который первоначально замкнут в положении «1». С первого выхода управляемого ключа 4.2 сигнал подают на управляющий вход запоминающего устройства 5.2 для запоминания текущего значения входного трафика γ_{вх пер 1}=γ_{вх i}, поступающего на вход запоминающего устройства с первого выхода управляемого ключа 4.3 в качестве границы «прямого» перехода системы связи. Одновременно с первого выхода управляемого ключа 4.2 подают сигнал на его управляющий вход для переключения ключа в положение «2», обеспечивающего передачу сигнала на управляющий вход схемы сравнения 2.3. На первый вход схемы сравнения 2.3 через t_зад подают текущее значение входного трафика γ_{вх i} с первого выхода управляемого ключа 4.3, а на второй ее вход - значение γ_{вх пер 1}, поступающего со второго выхода запоминающего устройства 5.2. По сигналу на управляющем входе с выхода 2 управляемого ключа 4.2 в схеме сравнения 2.3 сравнивают γ_{вх i} с γ_{вх пер 1}, и если γ_{вх i}<γ_{вх пер 1}, то на выходе схемы сравнения 2.3 формируют управляющий сигнал и подают его на управляющий вход запоминающего устройства 5.2, где запоминают γ_{вх i}, поступающего с первого выхода управляемого ключа 4.3 на вход запоминающего устройства 5.2, в качестве нового значения границы «прямого» перехода системы связи γ_{вх пер 1}. Значение γ_{вх пер 1} с первого выхода запоминающего устройства 5.2 подают на второй вход вычислителя разности 6.

Далее в вычислителе разности 6 определяется интервал перехода Δγ_{вх пер} путем выполнения операции вычитания значения γ_{вх пер 2} из γ_{вх пер 1}. С выхода вычислителя разности 6 значение Δγ_{вх пер} подают на вход схемы сравнения 2.4, где сравнивают его с пороговым уровнем «0». Если Δγ_{вх пер}>0, то продолжают измерения и вычисления значений КПД в блоках измерителей-вычислителей КПД передачи информации 1.1 и 1.2, а также текущих значений входного трафика γ_{вх i}. В противном случае подают управляющий сигнал на: управляющий вход запоминающего устройства 5.3 для запоминания текущего значения входного трафика γ_{вх i}, поступающего с первого выхода управляемого ключа 4.3, в качестве границы структурной адаптации системы связи γ_{вх гр}; управляющий вход управляемого ключа 4.3 для переключения его в положение «2», при котором последующие текущие значения входного трафика γ_{вх i}, поступающие из системы связи, коммутируют на второй выход управляемого ключа 4.3 и далее подают на второй вход схемы сравнения 2.5, на первый вход которой с выхода запоминающего устройства 5.3 подают значение γ_{вх гр}. В схеме сравнения 2.5 сравнивают значения γ_{вх i} и γ_{вх гр}. Если γ_{вх i}>γ_{вх гр}, то выдают сигнал на первый выход схемы сравнения 2.5, являющийся «Вых. 5» устройства, при котором работают или осуществляют «обратный» переход на резервную структуру системы связи. В противном случае, выдают сигнал на второй выход схемы сравнения 2.5, являющийся «Вых. 6» устройства, при котором работают или осуществляют «прямой» переход на основную структуру системы связи.

Таким образом, в результате работы устройства формируется сигнал на одном из его выходах: на «выходе 1», «выходе 4», «выходе 6» (работа или переход на основную структуру системы связи); на «выходе 2», «выходе 3», «выходе 5» (работа или переход на резервную структуру системы связи). Сигналы с выходов устройства могут быть отображены, например, на типовых устройствах индикации с использованием микроконтроллеров [Прокопенко B.C. Программирование микроконтроллеров ATMEL на языке С.- С.-Пб.: Корона-Век, 2012. - с. 286-298].