Результат интеллектуальной деятельности: УСТРОЙСТВО СИНХРОНИЗАЦИИ ИСТОЧНИКОВ ОПТИЧЕСКИХ СИГНАЛОВ

Изобретение относится к области вычислительной техники, в частности к устройствам управления взаимодействием вычислительных устройств - источников и приемников сообщений, и может быть использовано для синхронизации их действий.

Известно устройство быстрой синхронизации источника и приемника сигналов - модуль синхронизации (synchronization module [US Patent 7,835.402 B2 Nov. 16, 2010]), принятое за прототип. Это устройство реализует протокол РТР стандарта IEEE 1588 (Standard for a Precision Clock Synchronization Protocol for Networked Measurement and Control Systems), ориентированный на применение в системах реального времени [John С. Eidson. Measurement, Control, and Communication Using IEEE 1588. Springer. 2006. P.283].

Прототип содержит часы реального времени, приемо-передатчик сигналов для обмена сигналами между модулями синхронизации и узлы, осуществляющие взаимодействие между приемо-передатчиком, часами реального времени и вычислительным устройством (процессором или компьютером), программно поддерживающим работу модуля синхронизации. Функционирование прототипа заключается в следующем. Синхронизуются два физически удаленных друг от друга модуля синхронизации, ведущий и ведомый. Их часы исходно могут показывать различное время, но часы в ведомом модуле после синхронизации этих модулей должны иметь показания, совпадающие с показаниями часов в ведущем модуле. За исключением деталей, не существенных для описания принципа работы модулей, синхронизация сводится к следующим действиям.

Ведущий модуль посылает ведомому модулю показания своих часов, а ведомый модуль устанавливает на своих часах полученные показания и отсылает их назад ведущему модулю.

В момент получения этого сообщения часы ведущего модуля будут показывать большее время из-за задержки сигналов при передаче сообщения от ведущего модуля к ведомому модулю и обратно. Ведущий модуль, пользуясь обоими показаниями, определяет указанную временную задержку и отправляет полученный результат в ведомый модуль. Ведомый модуль увеличивает показания своих часов на указанную задержку, что ведет к синхронизации часов.

Возможна синхронизация действий группы ведомых модулей, с каждым из которых ведомый модуль должен поочередно выполнить указанные выше действия.

Синхронизация часов используется для достижения главной цели - синхронизации действий двух вычислительных устройств, одно из которых содержит указанный выше ведущий модуль, а другое - ведомый модуль.

В предлагаемом устройстве в отличие от прототипа для синхронизации используются не показания часов, а определяется задержка времени выполнения действия, требуемого от вычислительного устройства, по отношению к моменту поступления в его устройство синхронизации команды на выполнение действия. Это ведет к упрощению предлагаемого устройства синхронизации.

Кроме того, устройство синхронизации, предложенное в заявке, позволяет, в отличие от прототипа, одновременно синхронизовать работу группы цифровых устройств без использования часов.

Если среди вычислительных устройств имеются устройства, содержащие часы, то с использованием предлагаемого устройства синхронизации все часы могут быть синхронизованы одновременно.

Предлагаемое устройство синхронизации позволяет формировать сообщение, общее для группы неподвижных и подвижных вычислительных устройств, что позволяет уменьшить нагрузку на средства связи. В прототипе отсутствует такая возможность.

В целом, указанные возможности предлагаемого устройства позволяют достигнуть положительного технического результата.

Задачей изобретения является создание устройства синхронизации источников оптических сигналов, которое решает две задачи:

- синхронизует посылку оптических сигналов двумя и более вычислительными устройствами - источниками сигналов так, чтобы эти сигналы в общем сообщении, формируемом указанными источниками, заняли заранее заданные места;

- синхронизует выполнение вычислительными устройствами - приемниками сообщений действий, предписанных в сообщении, которое поступает в различающиеся моменты времени на различные приемники оптических сигналов этих устройств.

Техническим результатом изобретения является

- уменьшение нагрузки на средства связи, а также ускорение и синхронизацию взаимодействия вычислительных устройств.

Технический результат достигается тем, что предложено устройство синхронизации источников оптических сигналов, характеризующееся тем, что содержит блок ретранслятора и ретрорефлектора оптических сигналов, включающий ретранслятор, ретрорефлектор, приемо-передатчик оптических сигналов, и блок передачи сигналов и измерения временных интервалов, при этом ретрорефлектор первого блока принимает сигналы первой частоты от второго блока и отражает эти сигналы второму блоку, приемопередатчик первого блока принимает оптические сигналы третьей частоты от второго блока и ретранслирует их в виде оптических сигналов второй частоты, принимаемых вторым блоком, а измеритель временных интервалов второго блока измеряет два интервала времени: интервал времени между появлением первого сигнала, управляющего посылкой вторым блоком сигнала первой частоты, и вторым сигналом, подтверждающим прием вторым блоком этого сигнала, отраженного ретрорефлектором первого блока, и интервал времени между появлением первого сигнала и третьим сигналом, подтверждающим прием вторым блоком сигнала третьей частоты.

Предлагаемое устройство синхронизации источников оптических сигналов (далее УСИ) состоит из двух блоков: блока БРРС - ретранслятора и ретрорефлектора оптических сигналов, блока БИВИ - блока измерения временного интервала распространения сигналов между источником оптических сигналов в блоке БИВИ и блоком БРРС.

Блок БИВИ размещается в вычислительном устройстве (далее ВУ), включающем источник и приемник сообщений, и выполняет указанные измерения интервалов времени под управлением процессора ВУ. Блок БРРС располагается отдельно от ВУ и выполняет следующие две функции. БРРС принимает импульсные оптические сигналы на частоте f₂ и, используя ретранслятор, ретранслирует их на частоте f₁, посылая ретранслируемые сигналы в БИВИ всех ВУ. БРРС, используя ретрорефлектор, отражает сигналы частоты f₀, получаемые от БИВИ любого из ВУ, в БИВИ того же ВУ.

Техническая сущность и принцип действия предложенного УСИ поясняются чертежами.

Фиг.1 показывает блок БРРС.

Фиг.2 показывает блок БИВИ

Блоки БРРС и БИВИ предложенного УСИ состоят из следующих узлов.

Блок БРРС показан на фиг.1. В него входят узел 1, содержащий ретрорефлектор 2 и фотоприемник 3 оптического сигнала частоты f₂, формирователь управляющего сигнала 4 и источник оптического сигнала 5 частоты f₁.

Ретрорефлектор 2 узла 1 принимает оптический сигнал частоты f₀ и отражает принятый сигнал в обратном направлении в виде выходного сигнала f₀. В силу свойств ретро-рефлекторов он может одновременно принимать группу сигналов, приходящих под разными углами падения, и отражать эти сигналы в их источники.

Узел 3 - фотоприемник сигналов принимает оптический сигнал частоты f₂ и при этом выдает управляющий сигнал на узел 4, который в ответ выдает управляющий сигнал узлу 5, посылающему при этом в БИВИ всех ВУ оптический сигнал частоты f₁.

Блок БИВИ, расположенный в каждом ВУ, состоит из узлов 6-10. Узел 6 - источник оптического сигнала частоты f₀. Узел 7 - фотоприемник оптического сигнала частоты f₀. Узел 8 - фотоприемник оптического сигнала частоты f₁. Узел 9 - таймер, который измеряет интервал времени от момента поступления управляющего сигнала с линии 11 до момента поступления сигнала по линии 12 с выхода узла 7 или с выхода узла 8. Выбор узла 7 или 8 осуществляет сигнал, поступающий из процессора ВУ по линии 16. Если на линии 16 нет сигнала, то сигнал на узел 9 поступает с узла 7, если сигнал на линии 16 есть, то сигнал поступает с узла 8. Узел 10 - источник оптического сигнала частоты f₂.

Сигнал, поступающий по линии 11 от процессора ВУ, помимо управления узлом 9 поступает на узел 6, формирующий из него сигнал частоты f₀, посылаемый в БРРС. Сигнал, поступающий от процессора ВУ по линии 15, приходит в узел 10, посылающий в БРРС сигнал частоты f₂. По линии 14 в процессор поступает отсчет из таймера 9. После считывания отсчета узел 9 переходит в исходное состояние (хранит "0"). По линии 15 в процессор ВУ поступают сигналы с узла 8. По линии 16 поступает сигнал от процессора ВУ, который разрешает узлу 8 и запрещает узлу 7 быть источником сигнала на линии 12.

ВУ разделены на два типа - ведущее ВУ (лидер) и ведомое ВУ. Лидер является инициатором установления связи между ВУ.

Перечисленные выше блоки БРРС и БИВИ для обмена оптическими сигналами располагаются следующим образом. Блок БРРС посылает оптические сигналы частоты f₁ так, что они видимы в области возможного размещения БИВИ. Блок БИВИ посылает оптические сигналы частоты f₀ и f₂ так, что их может получить соответственно ретрорефлектор 2 и фотоприемник 3 блока БРРС. Ретрорефлектор блока БРРС полученные от блока БИВИ сигналы частоты f₀ возвращает в блок БИВИ.

Предлагаемое устройство УСИ действует следующим образом. Процесс синхронизации источников оптических сигналов состоит из трех фаз.

Фаза 1. В этой фазе участвует только лидер. Процессор лидера воздействует на свой БИВИ, посылая управляющий сигнал по линии 11 в узел 6, который генерирует оптический сигнал частоты f₀. Одновременно запускается таймер - узел 9. Сигнал f₀ поступает в блок БРРС и отражается ретрорефлектором 2 узла 1. На линии 16 сигнал отсутствует. Узел 7 посылает сигнал по линии 12, который останавливает таймер 9. При этом в таймере 9 сохраняется отсчет интервала времени Т₀. На этом фаза 1 завершается.

Фаза 2. В этой фазе участвуют лидер и ведомые ВУ. Лидер посылает сообщение - команду одновременно всем ведомым ВУ с требованием определить время прохождения оптического сигнала от БИВИ ведомого ВУ до блока БРРС и обратно. Это сообщение принимает процессор ВУ и инициирует в БИВИ следующие действия, аналогичные действиям фазы 1.

Процессор ведомого ВУ с номером i посылает управляющий сигнал по линии 11 в узел 6, который генерирует оптический сигнал фиксированной длительности с частотой f₀. Сигнал с линии 11 запускает таймер - узел 9. Сигнал f₀ поступает в блок БРРС. Сигнал f₀, отраженный узлом 2, поступает в узел 7 блока БИВИ, который останавливает таймер 9. При этом в таймере 9 сохраняется отсчет интервала времени T_0i. Значение T_0i считывает процессор ведомого ВУ. На этом фаза 2 завершается.

Замечание к фазе 2:

Из описания фазы 2 следует, что ведомых ВУ действительно может быть более одного и, учитывая свойства ретрорефлектора, нет причин, запрещающих всем ведомым ВУ выполнять фазу 2 и определять все T_0i одновременно.

Фаза 3. Лидер, используя индивидуальные имена ведомых ВУ, поочередно опрашивает их и получает от каждого ВУ с номером i значение его отсчета времени T_0i. Лидер формирует T_max≥maxT_0i и отсылает T_max всем ведомым ВУ. Лидер сохраняет у себя T_max.

На этом фаза 3 завершается.

Если, исходя из параметров системы, всем ВУ может быть заранее известно T_max, то фаза 3 исключается.

Описанное выше УСИ используется для синхронизации ВУ - источников сигналов следующим образом.

Лидер выполняет фазы 1-3. Далее лидер посылает всем ведомым ВУ сообщение, требующее поместить сигнал на вход БРРС с заданной задержкой после получения источником-адресатом этого сообщения. В сообщении каждому источнику сообщаются две константы а и d_i. Где а - задержка в посылке требуемого сигнала, единая для всех ВУ, d_i - задержка в посылке требуемого сигнала, индивидуальная для ВУ с номером i. Величина а выбирается такой, чтобы все ВУ успели подготовиться к выполнению совместной операции.

При выполнении этого требования ВУ смогут создать единое сообщение, в котором каждый ВУ поместит свои данные в заданные места сообщения.

Для этого ВУ с номером i после завершения получения из его БИВИ сообщения лидера должен послать сигнал с задержкой

t_i=T_max-T_0i+а+d_i.

Чтобы показать достаточность выполнения указанного действия, рассмотрим интервал времени, начинающийся с завершения на входе БРРС сообщения лидера и завершающийся приходом на вход БРРС ответного сигнала от ВУ с номером i. Этот интервал T_i состоит из суммы интервалов: t_i и интервала времени, начинающегося с момента ухода сообщения лидера с входа БРРС до момента прихода сигнала ВУ на вход БРРС:

T_i=t_i+T_0i+τ=T_max+τ+а+d_i,

где τ - неизвестная, но одинаковая для всех ВУ задержка сигнала в БРРС.

Так как зависимость от T_0i отсутствует, то введенное значение t_i обеспечивает одновременность прихода на вход БРРС сигналов всех ВУ при d_i=0 и дополнительный сдвиг при d_i≠0.

Описанное выше УСИ используется для одновременного перевода ВУ-приемников сообщений в заданное состояние следующим образом.

Перевод ВУ выполняется в ответ на сообщение лидера. В качестве начальной точки временного отсчета выбирается момент выхода последнего бита сообщения из БРРС. Делается допущение, что прием этого сообщения из БИВИ в ВУ - приемник с номером i произойдет с задержкой 0,5T_0i. Каждое синхронизируемое ВУ, получив из БИВИ сообщение, выполняет переход в требуемое состояние с задержкой ′t_i=T_max-0,5T_0i+b. В результате все ВУ перейдут в заданное состояние с одинаковой задержкой T_max+b после момента времени выхода последнего бита сообщения из БРРС. Значение b известно заранее или задается в сообщении лидера и выбирается таким, чтобы все ВУ успели произвести необходимые предварительные действия.

В ряде задач требуется определить τ - задержку сигнала в БРРС. Для ее определения лидер поступает так же, как при определении T₀ (см. выше, фаза 1), но при этом процессор лидера подает сигнал на линию 16. В результате таймер 9 остановится только по сигналу от узла 8, приходящему по линии 12, сохранив отсчет интервала времени ′Т₀=T₀+τ. Отсюда τ=′Т₀-T₀.

Приведем типичные примеры использования устройства синхронизации.

- Сбор данных от многих интеллектуальных датчиков. Лидер посылает датчикам сообщение-команду переслать лидеру значения измерений датчиков. Датчики в соответствии с изложенной выше процедурой, используя УСИ, сформируют на входе БРРС единое для всех датчиков сообщение, содержащее требуемые данные, которые занимают отличающиеся места в сообщении. Это сообщение одновременно доступно лидеру и всем устройствам системы.

Нагрузка на средства связи уменьшается за счет того, что сообщение формируется в интервале времени, не связанном с размерами системы, и поэтому может иметь малую длительность.

- Передача прав лидера ведомому ВУ. Лидер посылает сообщение-опрос заявок на лидерство от ведомых ВУ. В этом сообщении каждому ВУ отведено место для хранения одного бита, соответствующее порядковому номеру ВУ. Каждое ВУ, которому требуется лидерство, используя d_i, с помощью УСИ посылает "1" в предоставленное ему место в сообщении. Лидерство будет передано в соответствии со старшинством указанных мест сообщения. Гибкость в предоставлении лидерства повышается, если выделяемое для ВУ место в сообщении имеет больший размер. Это позволяет ВУ указывать свой код приоритета, динамически учитывающий потребность ВУ в лидерстве.

- Работа системы, содержащей подвижные ВУ. В произвольные моменты времени ВУ определяют текущие значения T_0i, используя сигнал частоты f₀, и корректируют задержку в посылке сигналов с учетом новых T_0i. Такая проверка не влияет на обмен данными, так как приемник 3 в БРРС не реагирует на сигнал f₀.

При наличии подвижных ВУ значение T_max следует задавать заранее с таким запасом, чтобы избежать необходимости его корректировки лидером.

- Синхронизация часов. Пусть ВУ, взаимодействующие посредством УСИ, имеют часы, и требуется часы всех ВУ синхронизировать с часами лидера.

Для синхронизации часов лидер посылает ведомым ВУ сообщение, содержащее S=t+Δ+0,5T₀+τ. Здесь t - отсчет времени на часах лидера, Δ - интервал времени между моментом отсчета t и будущим моментом начала отсчета T₀, Т₀ - определено выше, τ - задержка сигнала в БРРС.

Таким образом, S совпадает с отсчетом на часах лидера в момент ухода сообщения из БРРС. Через интервал времени 0,5T_0i значение S поступит из БИВИ в ВУ с номером i, и в этот момент на часах лидера будет значение S+0,5T_0i. Это позволяет скорректировать значение часов ведомого ВУ. Все корректировки при этом будут выполнены в разное время, но если задержать корректировку часов на указанное выше ′t_i=T_max-0,5T_0i+b, то синхронизация часов будет выполнена одновременно.

Приведенное решение отличается от решения, применяемого для быстрой синхронизации часов в стандарте IEEE 1588 в основном тем, что здесь не требуется проводить поочередную корректировку часов каждого источника, все часы синхронизируются одновременно.