Результат интеллектуальной деятельности: Устройство для временной синхронизации импульсов

Изобретение относится к импульсной технике и может быть использовано при построении различных цифровых устройств.

Современная цифровая техника предъявляет высокие требования к точности, поэтому при построении любой цифровой системы постоянно возникает необходимость синхронизировать входные асинхронные сигналы системы с работой ее устройств, функционирующих по тактовым импульсам одного или нескольких тактовых генераторов, чтобы исключить некорректную работу и пропуски данных, в связи с чем, в цифровых устройствах используются устройства синхронизации.

Известно устройство [1] синхронизации, содержащее RS-триггер, D-триггер, линию задержки, элемент ЗАПРЕТ, элемент ИЛИ.

Недостатком устройства является низкая точность, поскольку оно не обеспечивает полную синхронизацию цифрового сигнала для ввода команд и данных в синхронное устройство или для обмена информацией между двумя синхронными устройствами, при разных тактовых частотах синхронизации.

Наиболее близким к заявленному изобретению является устройство [2] для временной синхронизации импульсов, содержащее входную и выходную шины, шину синхроимпульсов, два D-триггера, логический элемент ИЛИ.

Недостатком устройства является низкая точность, поскольку оно не обеспечивает полную синхронизацию цифрового сигнала для ввода команд и данных в синхронное устройство или для обмена информацией между двумя синхронными устройствами, при разных тактовых частотах синхронизации.

Технический результат заявленного изобретения заключается в повышении точности устройства для временной синхронизации импульсов.

Задача, на решение которой направлено изобретение, заключается в устранении погрешностей входных сигналов, обусловленных пропуском данных из-за различия тактовых импульсов одного или нескольких тактовых генераторов, формирующих входные асинхронные сигналы.

Поставленная задача решается за счет того, что в устройство для временной синхронизации импульсов, содержащее два D-триггера, шину синхронизации, согласно изобретению, дополнительно введены АЦП, микроконтроллер, соединенные посредством шины данных, выход шины синхронизации соединен с входом тактовой частоты микроконтроллера и с С-входом второго D-триггера, цифровой выход микроконтроллера соединен с D-входом первого D-триггера, прямой выход первого D-триггера соединен с цифровым входом управления АЦП, С-вход первого D-триггера и D-вход второго D-триггера соединены с инверсным выходом второго D-триггера, прямой выход второго D-триггера соединен с цифровым входом тактовой частоты АЦП, S-входы и R-входы первого и второго D-триггеров соединены с источником питания.

Существенным отличием заявленного изобретения является введение АЦП и микроконтроллера, а также изменение схемы соединения D-триггеров в устройстве для временной синхронизации импульсов, что позволило повысить точность преобразования сигналов, и следовательно, точность устройства для временной синхронизации импульсов.

На фиг. 1 представлена схема устройства для временной синхронизации импульсов.

На фиг. 2 представлены временные диаграммы работы устройства для временной синхронизации импульсов.

Устройство для временной синхронизации импульсов работает следующим образом.

Как показано на рис. 1, устройство для временной синхронизации импульсов содержит микроконтроллер 1, шину 2 синхронизации, два D-триггера 3 и 4, АЦП 5 и шину 6 данных. Выход шины 2 синхронизации соединен с входом тактовой частоты микроконтроллера 1 и с С-входом второго D-триггера 4, цифровой выход микроконтроллера 1 соединен с D-входом первого D-триггера 3, прямой выход первого D-триггера 3 соединен с цифровым входом управления АЦП 5, С-вход первого D-триггера 3 и D-вход второго D-триггера 4 соединены с инверсным выходом второго D-триггера 4, прямой выход второго D-триггера 4 соединен с цифровым входом тактовой частоты АЦП 5, S-входы и R-входы первого и второго D-триггеров 3 и 4 соединены с источником питания.

После подачи питающего напряжения шина 2 синхронизации формирует тактовую частоту 7, которая подается на С-вход второго D-триггера 4 и цифровой вход тактовой частоты микроконтроллера 1, который выдает сигнал 9 управления на D-вход первого D-триггера 3. На инверсном выходе второго D-триггера 4 формируется инвертированная частота, которая подается на С-вход первого D-триггера 3 и D-вход второго D-триггера 4, при этом на прямом выходе первого D-триггера 3 формируется сигнал 10 управления для АЦП 5, а на прямом выходе второго D-триггера 4 формируется частота 8 для АЦП 5, причем эти два сигнала синхронизированы друг относительно друга по заднему фронту.

Таким образом, на прямых выходах первого и второго D-триггеров 3 и 4 формируются два синхронизированных сигнала 8 и 10, необходимых для работы АЦП. Тем самым осуществляется временная синхронизация работы микроконтроллера и АЦП.

Считывание выходного кода производится по переднему фронту тактового сигнала 8 при низком уровне сигнала управления. При этом счетчик АЦП обнуляется и начинается новый цикл подсчета частотных импульсов. По умолчанию, управляющий сигнал 10 имеет высокий b уровень, соответствующий режиму счета. Если сигналы не синхронизированы, то возникает погрешность, обусловленная пропуском данных или иногда даже некорректными данными.

Использование предложенного изобретения позволило создать устройство для временной синхронизации импульсов, с помощью которого повышается точность преобразования входных сигналов за счет устранения пропуска данных.

Источники информации:

1. Патент РФ №2110144, МПК Н03К 5/135, приоритет 05.11.1996 г.

2. Патент РФ №2244999, МПК Н03К 5/135, приоритет от 20.05.2003 г.(прототип).