Результат интеллектуальной деятельности: ИНТЕРПОЛЯТОР ПРЯМОГО КОДИРОВАНИЯ ДЛЯ ИЗМЕРЕНИЯ ИНТЕРВАЛОВ ВРЕМЕНИ

Изобретение относится к области измерительной техники и может быть использовано в экспериментальной физике, а также в других областях науки и техники при измерении интервалов времени с помощью двухотсчетных измерительных устройств, т.е. устройств, включающих в себя интерполятор.

При создании двухотсчетных измерителей интервалов времени прямого кодирования, содержащих генератор тактовой частоты, счетчик канала грубого отсчета, схему фазирования стартового/стопового сигнала с периодом тактовой частоты Т₀ и интерполятор, всегда возникают вопросы повышения точности интерполяции и вопросы о процедуре совмещения шкал грубого и точного отсчетов как на физическом (аппаратном), так и на программном уровнях.

Достижение предельной точности измерения, определяемой техническим решением построения интерполятора при конечном быстродействии выбранной элементной базы, и степень сложности задачи согласования шкал грубого и точного отсчетов зависят от типа интерполяторов, простейшими из которых являются интерполяторы прямого кодирования, т.е. интерполяторы без промежуточных преобразований интерполируемых интервалов времени, например преобразований вида время→время→код либо время→напряжение→код.

Известно устройство для измерения интервала времени [2], включающее кроме последовательно соединенных опорного генератора импульсов, элемента И, счетчика импульсов, а также триггера, выходом соединенного с оставшимся входом элемента И, последовательную цепь элементов задержки, подключенную к выходу опорного генератора импульсов. Выходы всех элементов задержки через соответствующие дополнительные элементы И, вторые входы которых подключены к выходу триггера, и соответствующие триггеры присоединены к входам шифратора. На выходах шифратора в процессе измерения образуются значения младших разрядов результата измерения. В данном устройстве с помощью последовательной цепи элементов задержки образована субшкала отсчета времени с меньшим шагом квантования времени, за счет чего повышается точность измерения интервала времени. Однако данный аналог имеет погрешность, связанную со старт-стопным режимом работы опорного генератора. В таком режиме не может работать точный кварцевый генератор, а в релаксационном генераторе трудно обеспечить высокую точность и стабильность опорной частоты. Дополнительную погрешность вносят элементы задержки, времена задержки которых могут различаться ввиду технологического разброса.

Известен временной интерполятор [3], содержащий счетчик импульсов и секционированную линию задержки, входы которых соединены с общим зажимом опорных сигналов. Устройство включает регистр в виде множества триггеров с общими информационными и сбросовыми входами, причем синхронизирующие входы триггеров соединены с соответствующими промежуточными отводами линии задержки. Кроме того, в схему входит постоянное запоминающее устройство, которое служит преобразователем термометрического кода регистра в двоичный код. Общее время задержки сакционированной линии задержки равно одному опорному периоду. Запуск устройства осуществляется синхронизированным с опорным сигналом стартовым импульсом, который разрешает работу счетчика импульсов. Одновременно опорные сигналы распространяются по линии задержки. В момент поступления стопового импульса счетчик импульсов фиксирует число полных опорных периодов, уложившихся в измеряемый интервал. В итоге счетчик отражает старшие биты результата измерения, а постоянное запоминающее устройство - младшие биты. Погрешность измерения определяется в данном устройстве временем задержки одной секции линии задержки, что существенно меньше опорного периода. Кроме того, имеется дополнительный источник погрешности преобразования из-за возможней неравномерности задержки отдельных секций линии задержки.

Фазовый интерполятор прямого кодирования [1], который принят в качестве прототипа, состоит из К триггеров D-регистра, D-входы всех К триггеров соединены между собой попарно через К-1 элементов задержек, причем D-вход первого триггера соединен с источником последовательности тактовой частоты, С-входы объединены между собой и соединены с источником стартового/стопового сигнала. Поскольку интервалом времени, подлежащим интерполяции, является период тактовой частоты Т₀, очевидно, что время единичной задержки ΔT должно быть ΔТ<Т₀ и что ΔТ определяет абсолютную точность при регистрации положения на временной шкале стартового/стопового сигнала, активизирующего триггеры по С-входам с активными уровнями на их D-входах. Двоичный код о положении стартового/стопового сигнала формируется внешним D-входовым приоритетным шифратором, соединенным своими входами с соответствующими выходами триггеров интерполятора. Реализация схемотехники данного интерполятора с использованием современной технологии представляет программируемую структуру полупроводниковых логических элементов со всеми присущими им характеристиками (быстродействие, конечные пороги включения/выключения, гистерезис). В этих реальных условиях при стремлении минимизировать отношение ΔТ/Т₀ (с целью повышения точности интерполяции) наступает ограничение, когда при реально существующей дифференциальной нелинейности (из-за реальных неравенств (ΔТ≠ΔТ2……±ΔТ_к-1), а также при отклонении скважности в последовательностях тактовой частоты от идеального меандра (из-за гистерезиса пороговых элементов задержек) нарушается монотонность характеристики дискретизации интервала времени, что приводит к катастрофической ошибке.

Для фазового интерполятора прямого кодирования согласование шкал на физическом уровне будет выполнятся автоматически, если (ΔТ₁=ΔТ2…ΔТ_к-1=ΔТ и К*ΔТ=Т₀. Приближение реалий к идеалу - есть содержание технической задачи согласования шкал. Очевидно, что интерполятор, при использовании которого не требуется решать такую задачу, имеет самую высокую, с точки зрения эргономики, характеристику и, естественно, предпочтителен в практике создания двухотсчетных измерителей интервалов времени.

Задачей данного изобретения является улучшение динамических и эргономических характеристик интерполятора прямого кодирования, в частности, достижение гарантированной монотонности характеристики дискретизации интерполируемого интервала времени при предельном быстродействии элементной базы и автоматическом совмещении шкал точного и грубого отсчетов в двухотсчетных измерительных устройствах.

Поставленная задача достигается путем совмещения функций узлов известных фазовых интерполяторов прямого кодирования (таких как: дискретизация интерполярируемого интервала времени с помощью специально формируемых сдвинутых по фазе последовательностей тактовой частоты канала грубого отсчета, регистрация положения стартового/стопового сигнала на шкале точного отсчета и хранение результата регистрации) в каждом функциональном элементе предлагаемого интерполятора - триггере.

Предлагаемый интерполятор прямого кодирования для измерения интервалов времени (фиг.1) содержит D-регистр из К триггеров TR, один неинверсный элемент задержки DLY логического сигнала, а также два двухвходовых неинверсных элемента логического суммирования OR1 и OR2, при этом К D-триггеры TR последовательно соединены между прямым выходом предыдущего триггера с С-входом последующего триггера, один вход первого логического элемента OR1 и вход элемента задержки DLY объединены между собой и соединены с первым входом интерполятора IN1 для подключения внешнего источника интерполируемого интервала времени, выход элемента задержки DLY соединен с другим входом первого логического элемента OR1 и с двумя объединенными между собой входами второго логического элемента OR2, выход первого логического элемента OR1 соединен с объединенными между собой D-входами триггеров TR D-типа, а выход второго логического элемента OR2 - с С-входом первого триггера TR1, PR-входы предустановки триггеров TR D-типа объединены между собой и соединены с источником питания V_cc, CLR-входы установки исходного состояния триггеров TR D-типа объединены между собой и образуют второй вход интерполятора IN2 для подключения внешнего источника CLR-сигнала отрицательной полярности, прямые выходы триггеров TR соединены с соответствующими выходами OUTTR интерполятора.

На фиг.1 представлена принципиальная схема интерполятора прямого кодирования для измерения интервалов времени согласно настоящему изобретению:

1, 2 - два двухвходовых неинверсных элемента логического суммирования - OR1 и OR2;

3 - один неинверсный элемент задержки логического сигнала - DLY;

4 - первый вход интерполятора IN1;

5 - второй вход интерполятора IN2;

6 - источник питания _Vcc;

7, 8,.…К - триггеры TR D-типа.

Принцип работы предлагаемого интерполятора прямого кодирования заключается в следующем. В исходном состоянии на D-входах триггеров TR, С-входе первого триггера TR1, на прямых выходах триггеров TR и, следовательно, на всех выходах ОUТ TR интерполятора уровни соответствуют логическому нулю. При поступлении от внешнего источника интерполируемого интервала времени в виде логического сигнала положительной полярности и длительностью от момента поступления стартового/стопового сигнала до момента фазирования его с началом периода тактовой частоты, используемой в канале грубого отсчета измерителя времени, на D-входах всех триггеров TR устанавливается уровень логической единицы. Его продолжительность во времени формируется на выходе первого логического элемента OR1 в результате логического суммирования прямого сигнала интерполируемого интервала времени и задержанного на элементе задержки DLY. С выхода второго логического элемента OR2 по переднему фронту задержанного сигнала интерполируемого интервала времени активизируется по С-входу первый триггер TR1, что приводит к последовательной активизации других триггеров на протяжении задержанного интерполируемого интервала времени. При последовательном во времени переходе триггеров в активное состояние осуществляется дискретизация задержанного интерполируемого интервала времени до его окончания с шагом, равным задержке триггера как функционального элемента. Очевидно, что характеристика дискретизации при этом принципиально не может быть немонотонной. Позиционный код результата дискретизации хранится триггерами TR до поступления от внешнего источника CLR-сигнала отрицательной полярности. Внешним приоритетным шифратором, подключенным к выходам интерполятора, позиционный код может быть преобразован в двоичный. Поскольку процесс дискретизации осуществляется на протяжении интерполируемого интервала времени, окончание которого соответствует моменту начала периода тактовой частоты, используемой в канале грубого отсчета измерителя времени, задача согласования шкал каналов точного и грубого отсчетов на физическом уровне не возникает.

Заметим, что число триггеров TR интерполятора находится в прямой зависимости от длительности интерполируемого интервала времени и от времени задержки единичного триггера интерполятора. При этом абсолютная точность интерполяции ограничивается предельным быстродействием триггеров TR. Длительность интерполируемого интервала времени t может находиться в пределах 0≤t≤T₀ либо Т₀≤t≤2T₀ в зависимости от выбранной схемы фазирования стартового/стопового сигнала в канале грубого отсчета - с использованием одного триггера (0<t<То) либо двух триггеров (Т₀≤t≤2T₀).

Принципиальная схема предлагаемого интерполятора реализована на кристалле программируемой микросхемы EP2C2000240C8N, в которой переход D-триггеров TR из одного состояния в другое составил 1нсек. При этом проблем с монотонностью характеристики дискретизации интерполируемого интервала времени, равного периоду тактовой частоты опорного генератора грубого канала Т₀=25 нсек, и согласования шкал не возникало.

Литература

1. Л.Вихарев. Микросхемы для прецизионного измерения. http://www.compitech.ru.

2. Шляндин В.М. Цифровые измерительные преобразователи и приборы. М.: Высшая школа, 1973.

3. Патент США №4439046.