Результат интеллектуальной деятельности: БИПОЛЯРНО-ПОЛЕВОЙ БУФЕРНЫЙ УСИЛИТЕЛЬ

Изобретение относится к области аналоговой микроэлектроники может быть использовано в качестве BiJFet (биполярно-полевых) буферных усилителей различных аналоговых устройств, допускающих работу в условиях воздействия проникающей радиации и низких температур.

Известно значительное количество схем буферных усилителей (БУ), которые реализуются на биполярных (BJT) и полевых (BiJFet, КМОП, КНИ, КНС и др.) транзисторах, а также при их совместном включении [1-27]. Во многих случаях схема БУ адаптируется под конкретные технологические процессы и внешние воздействующие факторы, например, влияние низких температур и радиации, т.к. только в этом случае обеспечивается реализациях предельных параметров БУ.

Для работы в тяжелых условиях эксплуатации (воздействие низких, в т.ч. криогенных температур, потока нейтронов, накопленной дозы радиации, гамма-квантов и т.д.) хорошо зарекомендовали себя микросхемы на основе BiJFet технологического процесса [28]. Однако данный технологический процесс не обеспечивает удовлетворительную работу аналоговых микросхем с использованием в их сигнальных цепях p-n-p транзисторов [28]. В этой связи, например в BiJFet операционных усилителях (ОУ), рекомендуется преимущественно применять только полевые транзисторы с управляющим
p-n переходом и биполярные n-p-n транзисторы [28]. Это накладывает существенные ограничения на применяемые схемотехнические решения выходных каскадов аналоговых микросхем данного класса.

В современной радиоэлектронной аппаратуре находят применение буферные усилители, реализованные в виде истоковых повторителей на BiJFet или КМОП транзисторах [1-27]. Известны также двухтактные выходные каскады только на КМОП транзисторах с p- или n-каналами
[22-25]. В ряде случаев двухтактные выходные каскады выполняются на входных КМОП транзисторах и выходных биполярных транзисторах [26]. Благодаря простоте вышеназванные схемотехнические решения наиболее популярны как в зарубежных, так и в российских аналоговых микросхемах, реализуемых на основе типовых технологических процессов.

Ближайшим прототипом (фиг. 1) заявляемого устройства является буферный усилитель на основе выходных комплементарных биполярных транзисторов по патенту RU № 2.523.947, fig. 4. Он содержит (фиг. 1) первый 1 полевой транзистор, затвор которого подключен ко входу устройства 2, второй 3 полевой транзистор, сток которого соединен с первой 4 шиной источника питания, выходной биполярный транзистор 5, эмиттер которого соединен с выходом устройства 6, база связана со второй 7 шиной источника питания через первый 8 токостабилизирующий двухполюсник, причем коллектор выходного биполярного транзистора 5 соединен со второй 7 шиной источника питания.

Существенный недостаток известного буферного усилителя состоит в том, что из-за ограничений BiJFet технологического процесса, например, 3КБТ ОАО «Интеграл» (г. Минск), в нем при низких температурах не рекомендуется использовать p-n-p транзисторы. Таким образом, схема БУ-прототипа имеет ограниченное применение.

Основная задача предполагаемого изобретения состоит в создании радиационно-стойкого и низкотемпературного схемотехнического решения БУ для BiJFet технологического процесса, не содержащего p-n-p транзисторов (например, на основе базовых матричных кристаллов АБМК-1.3, АБМК-1.7, АБМК-2.1 и др.), обеспечивающего двухтактное преобразование входного напряжения (режим класса АВ) при высокой линейности проходной характеристики, малом входном токе и высоком входном дифференциальном сопротивлении.

Поставленная задача достигается тем, что в биполярно-полевом буферном усилителе фиг. 1, содержащем первый 1 полевой транзистор, затвор которого подключен ко входу устройства 2, второй 3 полевой транзистор, сток которого соединен с первой 4 шиной источника питания, выходной биполярный транзистор 5, эмиттер которого соединен с выходом устройства 6, база связана со второй 7 шиной источника питания через первый 8 токостабилизирующий двухполюсник, причем коллектор выходного биполярного транзистора 5 соединен со второй 7 шиной источника питания, предусмотрены новые элементы и связи – исток первого 1 полевого транзистора соединен с выходом устройства 6 и истоком второго 3 полевого транзистора, сток первого 1 полевого транзистора соединен со входом дополнительного токового зеркала 9, согласованного с первой 4 шиной источника питания, причем выход дополнительного токового зеркала 9 соединен с базой выходного биполярного транзистора 5 и связан с затвором второго 3 полевого транзистора.

На чертеже фиг. 1 показана схема БУ-прототипа, а на чертеже фиг. 2 – схема заявляемого устройства.

На чертеже фиг. 3 приведена схема заявляемого БУ фиг. 2 в среде PSpice на радиационно-зависимых и низкотемпературных моделях транзисторов базового матричного кристалла АБМК_1.7 (ОАО «Интеграл», г. Минск) [28].

На чертеже фиг. 4 представлена амплитудная характеристика BiJFet БУ (фиг. 3) при токе I1=300мкА и разных сопротивлениях нагрузки
R_н=R_var=1 кОм, R_н=R_var=2 кОм, R_н=R_var=10 кОм (модели транзисторов PADJ сильноточные).

Выходной каскад BiJFet (биполярно-полевого) операционного усилителя фиг. 2 содержит первый 1 полевой транзистор, затвор которого подключен ко входу устройства 2, второй 3 полевой транзистор, сток которого соединен с первой 4 шиной источника питания, выходной биполярный транзистор 5, эмиттер которого соединен с выходом устройства 6, база связана со второй 7 шиной источника питания через первый 8 токостабилизирующий двухполюсник, причем коллектор выходного биполярного транзистора 5 соединен со второй 7 шиной источника питания. В схеме фиг. 2 исток первого 1 полевого транзистора соединен с выходом устройства 6 и истоком второго 3 полевого транзистора, сток первого 1 полевого транзистора соединен со входом дополнительного токового зеркала 9, согласованного с первой 4 шиной источника питания, причем выход дополнительного токового зеркала 9 соединен с базой выходного биполярного транзистора 5 и связан с затвором второго 3 полевого транзистора. К выходу устройства 6 подключается нагрузка 10.

Рассмотрим работу предлагаемого БУ фиг. 2

В статическом режиме (R_н=R_var=∞, U_вх=0) при единичном коэффициенте передачи по току дополнительного токового зеркала 9 (К_i=1) в схеме устанавливаются следующие токи

(1)

где – ток истока первого 1 полевого транзистора; – ток истока второго 3 полевого транзистора при напряжении затвор-исток ;

– ток эмиттера выходного биполярного транзистора 5.

Если на вход БУ подается положительное входное напряжение , то в нагрузке 10 образуется выходной ток , максимальное значение которого определяется формулой

, (2)

где – коэффициент передачи по току базы выходного биполярного транзистора 5; – ток первого 8 токостабилизирующего двухполюсника.

При отрицательном приращении входного напряжения БУ ток нагрузки обеспечивается вторым 3 полевым транзистором. При этом ток истока первого 1 полевого транзистора не изменяется () и, следовательно, приращение выходного напряжения в данном режиме БУ соответствует приращению его входного напряжения. Как следствие, максимальный отрицательный ток в нагрузке 10 будет определяться максимальным током стока полевого транзистора 3.

Особенность предлагаемой схемы БУ – наличие общей отрицательной обратной связи относительно выхода 6, что обеспечивает высокую линейность амплитудной проходной характеристики фиг. 4.

В ряде случаев в исток второго 3 полевого транзистора может водиться дополнительный p-n переход, что позволяет уменьшить статический ток данного активного элемента.

Компьютерное моделирование (фиг. 4) показывает, что предлагаемый буферный усилитель, схемотехника которого адаптирована на применение в диапазоне низких температур и воздействия проникающей радиации [28], имеет существенные достоинства в сравнении с известными вариантами построения БУ при их реализации в рамках BiJFet технологического процесса.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент RU № 2.523.947 fig. 4

2. WO 2007135139

3. US 4743862

4. US 6433638, fig. 1a-2

5. US 20050253653

6. US 4825174, fig. 3, fig. 6

7. RU 2099856, fig. 3

8. US 4904953, fig. 2

9. US 7896339, fig. 4

10. US 6342814

11. US 2010/0182086

12. US 5387880, fig. 1

13. US 4598253

14. US 4667165, fig. 2

15. US 4596958

16. US 7116172, fig. 4, fig. 5

17. US 5648743

18. US 5367271, fig. 2

19. US 2000/0112075, fig. 3

20. US 5065043, fig. 1f

21. Хоровиц П., Хилл У. Искусство схемотехники: Пер. с англ.— Изд. 2-е. — М.: Издательство БИНОМ. 2014. - 704 с. Рис. 3.26, рис. 3.28, рис. 3.29

22. US 2007/0115056, fig. 2

23. US 7548117, fig. 5

24. EP 0 293486 B1, fig. 5

25. Patt Boonyaporn, Varakorn Kasemsuwan. A High Performance Class AB CMOS Rail to Rail Voltage Follower // ASIC, 2002. Proceedings. 2002 IEEE Asia-Pacific Conference on, pp. 161-163

26. US 4420726, fig. 1 – fig. 3

27. Элементная база радиационно-стойких информационно-измерительных систем: монография / Н.Н. Прокопенко, О.В. Дворников, С.Г. Крутчинский; под общ. ред. д.т.н. проф. Н.Н. Прокопенко; ФГБОУ ВПО «Южно-Рос. гос. ун-т экономики и сервиса». - Шахты: ФГБОУ ВПО «ЮРГУЭС», 2011. - 208 с.

28. O. V. Dvornikov, V. L. Dziatlau, N. N. Prokopenko, K. O. Petrosiants, N. V. Kozhukhov and V. A. Tchekhovski, "The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors," 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, Kazakhstan, 2017, pp. 1-6. DOI: 10.1109/SIBCON.2017.7998507