ПРЕОБРАЗОВАТЕЛЬ ЛОГИЧЕСКОГО УРОВНЯ НАПРЯЖЕНИЯ

Предлагаемое изобретение относится к цифровой вычислительной технике и может быть использовано при проектировании схем, требующих согласования различных уровней напряжений источников питания и внутренних сигналов.

Известен Преобразователь уровней сигналов на МДП-транзисторах [1]. Это устройство предназначено для преобразования логического уровня напряжения (например, при сопряжении ТТЛ- и КМДП логических элементов). Данный Преобразователь уровней сигналов на МДП-транзисторах [1] содержит восемь МДП-транзисторов Р-типа и четыре МДП-транзистора N-типа.

Таким образом, для выполнения необходимой функции преобразования требуется двенадцать МДП транзисторов.

Недостатком описанной выше схемы является то, что она содержит большое количество транзисторов и, следовательно, требует большого количества коммутационных связей для их соединения. Так как надежность любого физического объекта не является абсолютной и прямо зависит от количества компонентов в его составе и количества связей, соединяющих эти компоненты, то использование при создании любого устройства большего количества компонентов и связей между ними снижает надежность работы такого устройства.

Кроме того, использование большего количества компонентов и связей при создании устройства приводит к увеличению его массогабаритных показателей, а именно Преобразователя уровней сигналов на МДП-транзисторах [1].

Задачей предлагаемого изобретения является повышение надежности преобразователя уровней сигналов на МДП-транзисторах [1] и уменьшение его массогабаритных показателей.

Поставленная задача достигается тем, что в преобразователе логического уровня напряжения, содержащем полевые транзисторы Р-типа с первого по шестой и N-типа с седьмого по десятый, входы прямого IN и инверсного входных сигналов, соединенные с затворами соответственно седьмого и восьмого транзисторов, вывод питания высокого уровня напряжения VDD, соединенный с истоками первого и второго транзисторов, вывод питания низкого уровня напряжения GND, соединенный с истоками с седьмого по десятый транзисторов, причем сток первого транзистора соединен со стоком второго и истоком шестого транзисторов, затвор второго - со стоками третьего и девятого транзисторов, затворы которых соединены со стоками пятого и восьмого транзисторов и затвором шестого транзистора, сток которого соединен со стоком седьмого транзистора и с затворами четвертого, пятого и десятого транзисторов, а стоки четвертого и десятого транзисторов соединены между собой и являются выходом OUT, в отличие от известного преобразователя уровней сигналов на МДП-транзисторах [1], затвор первого транзистора соединен с выводом питания низкого уровня напряжения GND, а истоки третьего, четвертого и пятого транзисторов соединены с выводом питания высокого уровня напряжения VDD.

Таким образом, в предлагаемой схеме преобразователя логического уровня напряжения, вследствие отличий от известного устройства, описанных выше, отсутствует два транзистора Р-типа и, следовательно, уменьшено как общее количество транзисторов, так и количество узлов и связей, соединяющих отдельные элементы схемы.

Кроме того, отсутствие обратной связи на выходном инверторе снижает нагрузку на этот инвертор и, следовательно, позволяет уменьшить его размеры без потери нагрузочной способности, и, тем самым, дополнительно повысить надежность всего устройства и снизить его массогабаритные показатели.

На рисунке приведена схема предлагаемого преобразователя уровня напряжения.

Предлагаемый преобразователь логического уровня напряжения содержит полевые транзисторы Р-типа с первого по шестой (1-6) и N-типа с седьмого по десятый (7-10), входы прямого IN и инверсного входных сигналов, соединенные с затворами соответственно седьмого (7) и восьмого (8) транзисторов, вывод питания высокого уровня напряжения VDD, соединенный с истоками транзисторов с первого по пятый (1-5), вывод питания низкого уровня напряжения GND, соединенный с истоками транзисторов с седьмого по десятый (7-10) и затвором первого (1) транзистора, сток которого соединен со стоком второго (2) и истоком шестого (6) транзисторов, затвор второго (2) - со стоками третьего (3) и девятого (9) транзисторов, затворы которых соединены со стоками пятого (5) и восьмого (8) транзисторов и затвором шестого (6) транзистора, сток которого соединен со стоком седьмого (7) транзистора и с затворами четвертого (4), пятого (5) и десятого (10) транзисторов, а стоки четвертого (4) и десятого (10) транзисторов соединены между собой и являются выходом OUT.

Предлагаемый преобразователь логического уровня напряжения представляет собой цифровое логическое устройство, предназначенное для преобразования входного напряжения логической единицы «1*» (VCC) в напряжение логической «1», соответствующее напряжению питания высокого уровня напряжения VDD, и работает следующим образом.

Исходное состояние. На вывод питания GND и на вход IN подано напряжение низкого уровня, соответствующее напряжению логического «0», на вывод VDD - высокого («1»), а на вход - напряжение логической единицы «1*» (VCC). Минимальное значение напряжения логической единицы «1*» должно быть больше либо равно значению порогового напряжения транзистора N-типа. Кроме того, напряжение источника питания высокого уровня VDD («1») и напряжение логической единицы VCC («1*») должны быть больше или равны сумме пороговых напряжений транзисторов Р- и N-типа. Транзистор Р-типа 1 низкой проводимости открыт всегда, т.к. его затвор подключен к источнику питания низкого уровня напряжения GND («0»). На затворы транзисторов N-типа 7 и 8 с входов IN и поступают напряжения соответственно низкого уровня GND («0») и напряжение логической единицы «1*» (VCC). Поэтому транзистор 7 закрыт, а транзистор 8 открыт. Также, в результате действия предыдущего регенеративного цикла транзисторы 3, 6 и 10 открыты, а транзисторы 2, 4, 5 и 9 закрыты. Поэтому на выходе OUT преобразователя логического уровня напряжения через открытый транзистор 10 установлено напряжение низкого уровня «0» (GND).

В режиме преобразования высокого напряжения логической единицы «1*» (VCC) в напряжение высокого уровня VDD на вход и на вход IN и, следовательно, на затворы транзисторов 7 и 8 поступают напряжения соответственно логической единицы «1*» (VCC) и логического «0» (GND), в результате чего транзистор N-типа 7 открывается, а транзистор N-типа 8 закрывается. Через открытый транзистор 7 на затворы транзисторов 4, 5, и 10 поступает напряжение низкого уровня «0» (GND). Поэтому транзисторы Р-типа 4 и 5 открываются, а транзистор N-типа 10 закрывается, и через открытые транзисторы 4 и 5 напряжение высокого уровня VDD поступает на затворы транзисторов 3, 6 и 9 и на выход OUT преобразователя логического уровня напряжения. При этом транзисторы Р-типа 3 и 6 закрываются, а транзистор N-типа 9 открывается. Поэтому через открытый транзистор N-типа 9 на затвор транзистора Р-типа 2 поступает напряжение низкого уровня «0» (GND), которое открывает транзистор Р-типа 2 и через него на истоке транзистора N-типа 6 устанавливается напряжение высокого уровня VDD («1»). Таким образом, на выходе OUT преобразователя логического уровня напряжения через открытый транзистор Р-типа 4 установлено логическое напряжение высокого уровня VDD, полученное преобразованием входного высокого напряжения логической единицы «1*» (VCC).

При переходе преобразователя логического уровня напряжения в исходное состояние и режим формирования на выходе OUT напряжения низкого уровня GND («0») на входы IN - прямого входного сигнала и - инверсного входного сигнала и, следовательно, на затворы транзисторов 7 и 8 поступают соответственно напряжения логического «0» (GND) и логической единицы «1*» (VCC). Поэтому транзистор N-типа 7 закрывается, а транзистор N-типа 8 открывается. Через открытый транзистор N-типа 8 на затворы транзисторов 3, 6 и 9 поступает напряжение низкого уровня GND («0»). Поэтому транзистор N-типа 9 закрывается, а транзисторы Р-типа 3 и 6 открываются, и напряжение высокого уровня VDD («1») через открытый транзистор 3 поступает на затвор транзистора 2, а через открытые транзисторы 1, 2, 6 - на затворы транзисторов 4, 5, 10. При этом транзисторы Р-типа 2, 4 и 5 закрываются, а транзистор N-типа 10 открывается. Поэтому через открытый транзистор 10 на выходе OUT преобразователя уровня напряжения поступает напряжение низкого уровня GND («0»). Так как транзистор 1 низкой проводимости открыт всегда, то он с открытым транзистором 6 образует низко проводящую цепь, которая в данном режиме удерживает на затворах транзисторов 4, 5 и 10 напряжение высокого уровня VDD («1»), несмотря на то, что транзистор 2 закрывается. Поэтому на выходе OUT преобразователя логического уровня напряжения сохраняется напряжение низкого уровня GND («0»), и схема переходит в исходное состояние.

Так как в предлагаемой схеме преобразователя логического уровня напряжения, вследствие отличий от известного преобразователя уровней сигналов на МДП-транзисторах [1], описанных выше, отсутствует два транзистора Р-типа, то общее количество транзисторов и количество узлов и связей, соединяющих отдельные элементы схемы, уменьшено. В свою очередь, как было указано ранее, уменьшение количества компонентов и связей, соединяющих эти компоненты, приводит к повышению надежности предложенного преобразователя логического уровня напряжения и снижает его массогабаритные показатели.

Кроме того, отсутствие обратной связи на выходном инверторе снижает нагрузку на этот инвертор и, следовательно, позволяет уменьшить его размеры без потери нагрузочной способности, и, тем самым, дополнительно повысить надежность всего устройства и снизить его массогабаритные показатели.

Литература

1. Авторское свидетельство СССР (SU) №1538246, «Преобразователь уровней сигналов на МДП-транзисторах», / В.А. Максимов, А.Е. Заболотный и Я.Я. Петричкович // Бюллетень №3 от 23.01.90.