Результат интеллектуальной деятельности: ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, патент РФ 2440601, кл. G06F 7/57, 2012 г.), которые с помощью константной настройки реализуют любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2517720, кл. G06F 7/57, 2014 г.), который содержит двенадцать мажоритарных элементов и с помощью константной настройки реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем двенадцать мажоритарных элементов, которые имеют по три входа, первые входы первого, шестого мажоритарных элементов соединены с первым настроечным входом логического преобразователя, особенность заключается в том, что в него дополнительно введены два мажоритарных элемента, которые имеют по три входа, второй, третий входы и выход i-го мажоритарного элемента соединены соответственно с выходами (2×i-17)-го, (2×i-16)-го и (i-10)-м входом четырнадцатого мажоритарных элементов, а выходы j-го и четырнадцатого мажоритарных элементов подключены соответственно к второму входу (j+4)-го мажоритарного элемента и выходу логического преобразователя, третий, первый и второй настроечные входы которого соединены соответственно с первым входом одиннадцатого мажоритарного элемента, объединенными первыми входами второго, пятого, двенадцатого мажоритарных элементов и объединенными первыми входами третьего, четвертого, седьмого, восьмого, тринадцатого мажоритарных элементов.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 1₁, …, 1₁₄, которые имеют по три входа, причем второй, третий входы и выход элемента 1_i соединены соответственно с выходами элементов 1_2×i-17, 1_2×i-16 и (i-10)-м входом элемента 1₁₄, а выходы элементов 1_j и 1₁₄ подключены соответственно к второму входу элемента 1_j+4 и выходу логического преобразователя, третий, первый и второй настроечные входы которого образованы соответственно первым входом элемента 1₁₁, объединенными первыми входами элементов 1₁, 1₂, 1₅, 1₆, 1₁₂ и объединенными первыми входами элементов 1₃, 1₄, 1₇, 1₈, 1₁₃.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором, третьем настроечных входах фиксируются соответственно необходимые сигналы константной настройки. На вторые входы элементов 1₁, 1₃, первый вход элемента 1₉; третьи входы элементов 1₃, 1₃, второй вход элемента 1₉; третьи входы элементов 1₅, 1₇, 1₉; вторые входы элементов 1₂, 1₄, первый вход элемента 1₁₀; третьи входы элементов 1₂, 1₄, второй вход элемента 1₁₀; третьи входы элементов 1₆, 1₈, 1₁₀ подаются соответственно двоичные сигналы x₁; x₂; x₃; х₄; х₅; x₆ (x₁, …, x₆∈{0,1}). На выходе мажоритарного элемента 1_m, имеем a_m1#a_m2#a_m3=a_m1a_m2∨a_m1a_m3∨a_m2a_m3, и a_m1, a_m2, a_m3 и #, ∨, ⋅ есть соответственно сигналы на его первом, втором, третьем входах и символы операций maj, ИЛИ, И. Следовательно, сигнал на выходе элемента 1₁₄ определяется выражением

в котором Таким образом, на выходе предлагаемого преобразователя получим

где τ₁, …, τ₆ есть простые симметричные булевы функции шести аргументов х₁, …, х₆ (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь обладает более широкими по сравнению с прототипом функциональными возможностями, так как с помощью константной настройки реализует любую из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов.