Результат интеллектуальной деятельности: РАДИОПЕРЕДАЮЩЕЕ УСТРОЙСТВО С АДАПТИВНОЙ КОМПЕНСАЦИЕЙ АМПЛИТУДНЫХ И ФАЗОВЫХ ИСКАЖЕНИЙ

Изобретение относится к радиотехнике и может быть использовано в радиосвязи.

Наиболее близкой к предлагаемому устройству является передающая система KB диапазона [1], позволяющая компенсировать амплитудные нелинейные искажения. Данная система обеспечивает передачу информации в узкополосных и широкополосных режимах с амплитудной, в том числе однополосной, частотной или фазовой модуляцией. Для контроля линейности кратковременно излучается тестовый сигнал в виде последовательности радиоимпульсов со скругленными фронтами, на протяжении которого второй сигнальный процессор производит набор в оперативное запоминающее устройство отсчетов синфазных квадратур сигналов с выходов первого сигнального процессора и понижающего преобразователя частоты.

Из каждого из полученных массивов отсчетов для дальнейшего анализа отбирается по одинаковому количеству отсчетов одного знака, соответствующих амплитудам несущего колебания на переднем фронте тестового импульса, включая максимальную для данного массива амплитуду. Временные интервалы между отбираемыми отсчетами в обоих массивах одинаковы. Отсчеты амплитуд несущего колебания в тестовом сигнале используются для вычисления скорректированных значений отсчетов рабочего сигнала.

Однако эта система не компенсирует фазовые искажения и требует постоянной калибровки с использованием определенного тестового сигнала перед каждым сеансом связи, а так же при изменении выходной мощности радиопередатчика.

Задачей изобретения является адаптивная компенсация амплитудных и фазовых нелинейных искажений KB радиопередатчика.

Поставленная задача достигается тем, что в известном радиопередающем устройстве, состоящем из цифрового повышающего преобразователя частоты, селективного усилителя, усилителя мощности, фильтра гармоник, датчика контроля мощности, последовательно соединенных между собой и подключенных между выходом повышающего преобразователя частоты и входом антенно-согласующего устройства, выход которого является выходом ВЧ, двухканального усилителя сигналов ошибки, включенного между сигнальными выходами датчика контроля мощности и входом регулирования усиления усилителя мощности, понижающего преобразователя частоты, подключенного аналоговым входом к выходу усилителя мощности, оперативного запоминающего устройства, блока опорных частот, подключенного соответствующими выходами к входам повышающего и понижающего преобразователей частоты, и контроллера местного и дистанционного управления, подключенного портами последовательного и параллельного интерфейсов к клеммам ДУ, селективного усилителя, фильтра гармоник, антенно-согласующего устройства и усилителя сигналов ошибки, введен цифровой блок, состоящий из цифрового сигнального процессора и программируемой логической интегральной схемы, на аналоговые входы которого поступают информационные сигналы, и подключенного первым цифровым портом к цифровому повышающему преобразователю частоты, вторым цифровым портом к понижающему преобразователю частоты, входом внешней синхронизации к соответствующему выходу блока опорных частот, а портом управления к контроллеру местного и дистанционного управления, при этом, оперативное запоминающее устройство выполнено в виде устройства с быстродействующей энергонезависимой памятью, подключенного цифровым портом к соответствующему цифровому порту цифрового блока, причем порт управления усилителя мощности подключен к порту управления контроллера местного и дистанционного управления.

Структурная схема предлагаемого устройства представлена на фигуре.

Передающее устройство содержит цифровой блок 1, состоящий из цифрового сигнального процессора и программируемой логической интегральной схемы, на аналоговые входы которого поступают информационные сигналы ИНФ, цифровой повышающий преобразователь частоты 2, подключенный цифровым портом к цифровому блоку 1, селективный усилитель 3, усилитель мощности 4, фильтр гармоник 5, датчик контроля мощности 6, последовательно соединенные между собой и подключенные между выходом повышающего преобразователя частоты 2 и входом антенно-согласующего устройства 7, выход которого является выходом ВЧ, двухканальный усилитель сигналов ошибки 8, включенный между сигнальными выходами датчика контроля мощности 6 и входом регулирования усиления усилителя мощности 4, понижающий преобразователь частоты 9, подключенный аналоговым входом к выходу усилителя мощности 4 и цифровым портом к цифровому блоку 1, устройство с быстродействующей энергонезависимой памятью 10, подключенное цифровым портом к цифровому блоку 1, блок опорных частот 11, подключенный соответствующими выходами к входам повышающего 2 и понижающего 9 преобразователей частоты и к входу цифрового блока 1, и контроллер местного и дистанционного управления 12, подключенный портами последовательного и параллельного интерфейсов к клеммам ДУ, портам и входам управления цифрового блока 1, селективного усилителя 3, усилителя мощности 4, фильтра гармоник 5, антенно-согласующего устройства 7 и усилителя сигналов ошибки 8.

Цифровой блок 1, состоящий из цифрового сигнального процессора и программируемой логической интегральной схемы, может быть выполнен, например, с применением СнК (системы на кристалле) Zynq-7000 (ф. Xilinx).

Для обеспечения высоких показателей выходной мощности и промышленного КПД усилитель мощности работает в режиме класса "АВ" с заданным пониженным напряжением питания, а так же цифровой блок 1 поддерживает уровень напряжения возбуждения, обеспечивающего работу усилителя мощности 4 в режиме, близком к насыщению, при этом резко возрастает уровень нелинейных искажений в выходном сигнале. Нелинейные искажения представляют собой проявление амплитудных и фазовых нелинейных свойств усилителя мощности.

Для компенсации амплитудных и фазовых искажений усилителя мощности применен алгоритм системы компенсации с прямым обучением, а так же алгоритм адаптации, основанный на методе линейной сходимости. Алгоритм прямого обучения требует первоначальную калибровку системы компенсации нелинейных искажений, а в дальнейшем автоматически подстраивается с помощью алгоритма адаптации.

Первоначальная калибровка осуществляется методом анализа нелинейной передаточной характеристики радиопередатчика. Для этого цифровой блок 1 формирует цифровой комплексный двух-тоновый сигнал, поступающий на вход повышающего преобразователя 2, далее пройдя через ВЧ-тракт аналоговый сигнал попадает на вход понижающего преобразователя частоты 9, на цифровом выходе которого формируется цифровой сигнал в комплексном виде, далее цифровой сигнал поступает на цифровой блок 1, где происходит определение временной задержки между исходящим и входящим сигналами в реальном времени с помощью алгоритма взаимной корреляции сигналов. Совмещенные во времени комплексные сигналы преобразуются в значения модуля и фазы, далее с помощью алгоритма кусочно-линейной аппроксимации с минимизацией среднеквадратичной ошибки вычисляются опорные точки, представляющие функцию зависимости уровня искажения модуля сигнала от уровня амплитуды входного сигнала и уровня искажения фазы от уровня амплитуды сигнала. Полученные опорные точки преобразуются в комплексные коэффициенты умножения, на основе которых формируются корректирующие таблицы умножения, адресуемые по модулю входного сигнала и представленные в цифровом блоке 1 в виде блочной распределенной памяти ПЛИС, а так же дублируются в устройстве с быстродействующей энергонезависимой памятью 10. За счет этого в случае выключения устройства, корректирующие таблицы умножения сохраняются в памяти и не требуют дальнейшей калибровки.

После калибровки устройство работает в штатном режиме: на информационный вход цифрового блока 1 поступает сигнал, далее вычисляется модуль сигнала, в соответствии со значением модуля сигнала из блочной памяти выбирается ячейка с комплексным коэффициентом умножения и происходит комплексное перемножение сигнала на этот коэффициент, за счет этого одновременно корректируются амплитуда и фаза сигнала в зависимости от модуля входного сигнала. Далее происходит измерение разности сигналов, поступающих с информационного входа и с цифрового входа понижающего преобразователя частоты 9 для определения сигнала ошибки. Алгоритм адаптации обеспечивает постоянное обновление комплексных коэффициентов умножения с учетом величины сигнала ошибки и работает по следующим формулам:

V_err=V_in-V_out

V_e=a(V_in-V_out)

В формулах использованы обозначения:

V_err - комплексный сигнал ошибки;

V_in - исходный сигнал на входе цифрового блока 1 в комплексной форме;

V_out - обратный сигнал с выхода понижающего преобразователя 9 в комплексной форме;

а - коэффициент адаптации, лежащий в пределах от 0,1 до 0,5;

- комплексный коэффициент сигнала ошибки;

- текущий комплексный коэффициент умножения;

- адаптированный комплексный коэффициент умножения;

Изменяя величину коэффициента адаптации в пределах от 0,1 до 0,5, возможно регулировать скорость и точность сходимости комплексного коэффициента умножения (по умолчанию значение равно 0,25).

Использование примененных структурных изменений описанного устройства, а так же внедрение алгоритмов компенсации амплитуды и фазы сигнала и применение алгоритмов адаптации позволяет использовать радиопередатчик в режиме повышенной выходной мощности со сниженным напряжением питания выходных усилителей мощности и с поддержанием высокой линейности. Уровень интермодуляционных искажений, при оценке методом двухчастотного сигнала снизится с минус 24-27 дБ до минус 45-50 дБ.

Источники информации

1. ПАТЕНТ на полезную модель №140340 «Радиопередающая система KB диапазона». ОАО «ОНИИП».