Результат интеллектуальной деятельности: ДВОИЧНЫЙ ВЫЧИТАТЕЛЬ

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны двоичные вычитатели (см., например, рис. 9.9б на стр. 219 в книге Токхейм Р. Основы цифровой электроники. М: Мир, 1988 г.), которые выполняют операцию А-В, где А, В ∈ {0,1} есть входные двоичные сигналы.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных двоичных вычитателей, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка трех входных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип двоичный вычитатель (рис. 9.11 в на стр. 220 в книге Токхейм Р. Основы цифровой электроники. М.: Мир, 1988 г.), который содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент НЕ и выполняет операцию А-В-B_in, где A, B, B_in ∈ {0,1} есть входные двоичные сигналы.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится сложность последнего, обусловленная тем, что цена по Квайну прототипа равна 12 и в нем имеется два места пересечения соединений.

Техническим результатом изобретения является упрощение двоичного вычитателя за счет уменьшения его цены по Квайну и устранения мест пересечения соединений при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в двоичном вычитателе, содержащем элемент НЕ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, j-й вход которого соединен с j-ым входом двоичного вычитателя, особенность заключается в том, что в него дополнительно введены два замыкающих и два размыкающих ключа, причем вход второго и вход первого замыкающих ключей соединены соответственно с выходом элемента НЕ и вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, подсоединенного выходом к управляющему входу всех ключей, а выход j-го замыкающего ключа соединен с выходом j-го размыкающего ключа и j-ым выходом двоичного вычитателя, подсоединенного третьим входом к входу элемента НЕ и входу j-го размыкающего ключа.

На чертеже представлена схема предлагаемого двоичного вычитателя.

Двоичный вычитатель содержит элемент НЕ 1, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2, замыкающие ключи 3₁, 3₂ и размыкающие ключи 4₁, 4₂, причем входы ключей 3₂ и 3₁ соединены соответственно с выходом элемента 1 и вторым входом элемента 2, подсоединенного выходом к управляющему входу всех ключей, а выход ключа 3_j соединен с выходом ключа 4_j и j-ым выходом двоичного вычитателя, подсоединенного j-ым и третьим входами соответственно к j-му входу элемента 2 и входу элемента 1, входу ключа 4_j.

Работа предлагаемого двоичного вычитателя осуществляется следующим образом. На его первый, второй, третий входы подаются соответственно двоичные сигналы A, B, B_in ∈ {0,1}. Если на управляющем входе ключей 3₁, 3₂, 4₁, 4₂ присутствует логическая «1» (логический «0»), то ключи 3₁, 3₂ замкнуты (разомкнуты), а ключи 4₁, 4₂ разомкнуты (замкнуты). В представленной ниже таблице приведены полученные с учетом работы ключей значения действующих на первом, втором выходах предлагаемого вычитателя сигналов B_out, D для всех возможных наборов значений сигналов А, В, B_in.

Представленная таблица совпадает с таблицей (рис. 9.10б на стр. 219 в книге Токхейм Р. Основы цифровой электроники. М.: Мир, 1988 г.), согласно которой реализуется операция A-B-B_in.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый двоичный вычитатель выполняет операцию A-B-B_in, где A, B, B_in ∈ {0,1} есть входные двоичные сигналы, и является по сравнению с прототипом более простым, так как цена по Квайну предлагаемого вычитателя равна 8 и в нем отсутствуют места пересечения соединений.