Результат интеллектуальной деятельности: СПОСОБ ПРЕОБРАЗОВАНИЯ ИНФОРМАЦИИ С СИНХРОННОЙ СМЕНОЙ ИНИЦИАЛИЗИРУЮЩИХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ В БЛОКАХ, СОЕДИНЕННЫХ КАНАЛОМ СВЯЗИ С НЕОПРЕДЕЛЕННЫМ ПЕРИОДОМ СМЕНЫ

Изобретение относится к способам преобразования информационного потока (речевого сигнала, видеосигнала или любых других данных), который должен передаваться в системе связи.

Известен способ кодирования-декодирования, обеспечивающий защиту информации при передаче ее по линии связи от перехвата неадресатами (см. патент РФ №2249857, опубликованный 27.11.2004, авторы: Бондаревский Ю.В., Румянцева А.С, Ланг М.П.). Способ выполняется с помощью микроконтроллеров, которые имеют два вида памяти - данных и программную. В память данных записывают символы, например, буквы, цифры, знаки и соответствующие им индивидуальные коды для передачи символов по линии связи. В программную память заносят команды, по которым происходит замена символов на коды в кодирующем и кодов на символы в декодирующем устройстве, при этом каждый символ в памяти данных выполняют с постоянным адресом, а коды, используемые для передачи любого символа, выполняют с переменным адресом. За счет этого любая повторная передача символа в передаваемом сообщении имеет новый код, причем задействовано несколько вариантов кодов, в которых каждому символу соответствуют индивидуальные основной и резервный коды, а код передаваемого символа определяют командой программной памяти исходя из числа его повторений в передаваемом сообщении. Первую передачу символа выполняют основным кодом, вторую - резервным кодом, затем в кодирующем-декодирующем устройстве задействуют синхронный сдвиг кодов на шаг по кругу по отношению к символам, третью передачу символа осуществляют сдвинутым основным кодом, четвертую передачу символа выполняют сдвинутым резервным кодом, затем задействуют синхронный сдвиг кодов на следующий шаг, и так повторяется до завершения круга. После передачи сдвинутого резервного кода, замыкающего круг, в кодирующем-декодирующем устройстве выполняют синхронную смену вариантов кодов. Затем порядок смены кодов при повторении любого символа в передаваемом сообщении повторяется, при этом число требуемых вариантов кодов задано планируемым объемом информации, передаваемой по линии связи, укомплектованной данным образцом кодирующего-декодирующего устройства.

Вышеуказанный способ является наиболее близким по технической сущности к заявляемому способу и поэтому выбран в качестве прототипа.

Недостатком прототипа является низкая криптостойкость, вследствие постоянства условий смены вариантов кодов и повторения кодов (основного, резервного и производных от них), соответствующих символам открытого сообщения при повторении символов в различных сообщениях.

Задачей, решаемой предлагаемым изобретением, является создание способа преобразования информации в блоках, соединенных каналом связи, с повышенной криптостойкостью.

Достигаемым техническим результатом является повышение криптостойкости за счет смены инициализирующих последовательностей синхронно во всех блоках с неопределенным периодом смены.

Для достижения технического результата в способе преобразования информации с синхронной сменой инициализирующих последовательностей в блоках, соединенных каналом связи с неопределенным периодом смены, заключающемся в том, что при передаче информации по линии связи обеспечивают ее защиту от перехвата неадресатами, новым является то, что для защиты исходной битовой последовательности заданного размера ее подвергают первому преобразованию в первом блоке с получением первой битовой последовательности, которую подвергают второму преобразованию с помощью инициализирующей битовой последовательности, хранимой в первом элементе памяти первого блока. Результатом второго преобразования является вторая битовая последовательность, которую через канал связи передают во второй блок, в котором осуществляют первое преобразование, обратное второму преобразованию первого блока, с помощью инициализирующей битовой последовательности, хранимой в первом элементе памяти второго блока. Результатом преобразования является первая битовая последовательность, которую подвергают второму преобразованию, обратному первому преобразованию первого блока, результатом которого является исходная битовая последовательность. Синхронная смена инициализирующих последовательностей осуществляется при совпадении первой части первой битовой последовательности первого и второго блоков с битовой последовательностью, хранимой во втором элементе памяти первого и второго блоков. После этого вторую часть первой битовой последовательности записывают во второй элемент памяти первого и второго блоков, а третью часть первой битовой последовательности или всю первую битовую последовательность записывают в первый элемент памяти первого и второго блоков для использования в качестве инициализирующей последовательности при преобразовании новой исходной битовой последовательности.

Битовая последовательность, хранимая в первом элементе памяти первого и второго блоков, может являться инициализирующей последовательностью для первого преобразования первого блока и второго преобразования второго блока.

Возможно использование большего количества преобразований с синхронной сменой инициализирующих последовательностей, для чего первую битовую последовательность разбивают на количество частей, соответствующее количеству преобразований, при этом процесс синхронной смены инициализирующих последовательностей для каждого преобразования осуществляется аналогично вышеописанному.

Перед записью в первый элемент памяти первого и второго блоков битовая последовательность может подвергаться дополнительному преобразованию.

Указанная совокупность существенных признаков позволяет увеличить криптостойкость способа преобразования за счет операции сравнения и перезаписи инициализирующих последовательностей в блоках преобразования, которая позволяет менять инициализирующую последовательность, используемую в блоках преобразования с неопределенной периодичностью по внутреннему значению, неизвестному не только злоумышленнику, но и обслуживающему персоналу.

На фигурах 1 и 2 представлены функциональные схемы, поясняющие заявляемый способ.

Два блока 1 и 2 соединены каналом связи. Исходная битовая последовательность А заданного размера подвергается первому преобразованию в блоке 3. Результатом преобразования является первая битовая последовательность А' того же размера. Последовательность А' подвергается второму преобразованию в блоке 4 с использованием инициализирующей битовой последовательности X, хранимой в блоке 5. Результат второго преобразования, вторая битовая последовательность А", поступает через канал связи в блок 2 для обратного преобразования, в котором последовательность А" поступает в блок 6 для первого преобразования, обратного второму преобразованию, осуществляемому в блоке 4, с использованием инициализирующей битовой последовательности X, хранимой в блоке 8. Результатом преобразования в блоке 6 является первая битовая последовательность А', которая поступает в блок 7 для второго преобразования, обратного преобразованию, осуществляемому в блоке 3. Результатом преобразования является исходная битовая последовательность А. Инициализирующая битовая последовательность X, используемая для преобразования в блоках 4 и 6, может синхронно изменяться в блоках 5 и 8 и использоваться при последующем сеансе связи.

Фигура 2 поясняет процесс смены последовательности X в блоках 5 и 8, в которые поступает первая битовая последовательность А'. Первая битовая последовательность А' поступает в регистр 9. Битовая последовательность А1 (признак смены инициализирующей последовательности), являющаяся первой частью первой битовой последовательности А', поступает с регистра на блок сравнения 10, в котором производится ее сравнение с битовой последовательностью В1 того же размера, хранимой в блоке памяти 13. В случае положительного результата сравнения, блок сравнения 10 формирует сигнал разрешения в блоки 11 и 12.

Блок 11 осуществляет запись битовой последовательности А2, являющейся второй частью первой битовой последовательности А' и имеющей размер, равный размеру битовой последовательности В1, в блок памяти 13 при наличии сигнала разрешения от блока 10.

Блок 12 осуществляет запись битовой последовательности A3, являющейся третьей частью первой битовой последовательности А' (либо всю первую битовую последовательность А'), в блок памяти 14 при наличии сигнала разрешения от блока 10.

При отсутствии сигнала разрешения от блока 10 значения В1 и X в блоках 13 и 14 не изменяются.

Таким образом, в блоках 1 и 2 (фигура 1) осуществляется синхронная смена инициализирующих последовательностей, используемых при преобразовании информации с неопределенным периодом смены. Периодичность смены инициализирующих последовательностей зависит от размера последовательности А1 (чем больше размер последовательности А1, тем больший период смены).

В качестве блоков преобразования 3, 4, 6 и 7 может выступать любой из известных из предшествующего уровня техники алгоритмов, таких как DES, RSA, ГОСТ 28147-89 и других.

Предложенный способ может быть воплощен непосредственно в аппаратных средствах, в программном модуле, выполняемом посредством процессора, или в их комбинации.