Результат интеллектуальной деятельности: СВЕРХБЫСТРОДЕЙСТВУЮЩИЙ ПАРАЛЛЕЛЬНЫЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ С ДИФФЕРЕНЦИАЛЬНЫМ ВХОДОМ

Предлагаемое изобретение относится к области измерительной и вычислительной техники, радиотехники, связи и может использоваться в структуре различных устройств обработки аналоговой информации, измерительных приборах, системах телекоммуникаций и т.п.

В современной технике широкое применение находят параллельные аналого-цифровые преобразователи (АЦП), обеспечивающие наибольшую скорость преобразования аналоговых сигналов (u_вх) в цифровые сигналы [1-27]. С повышением частоты входного напряжения u_вх в таких микроэлектронных АЦП возникают существенные погрешности преобразования, обусловленные влиянием паразитных конденсаторов, образуемых емкостями на подложку активных и пассивных компонентов [28-29]. Дальнейшее повышение быстродействия параллельных АЦП - одна из проблем современной информационно-измерительной техники, решение которой позволит осуществить практическую реализацию новых систем связи и телекоммуникаций с более высокими качественными показателями.

Наиболее близким по технической сущности заявляемому устройству является параллельный АЦП (фиг.1, фиг.2), описанный в патенте US 7.394.420 fig. 3. Анализу его предельного частотного диапазона (f_в.max), а также попыткам увеличения f_в.max за счет оптимизации абсолютных значений R эталонных резисторов, посвящены статьи [28-29], в том числе соавтора настоящей заявки [29].

АЦП-прототип фиг.1 (фиг.2) содержит N идентичных по архитектуре секций фиг.3. Каждая из секций содержит компаратор напряжения 1, первый 2 вход которого соединен с первым 3 источником входного напряжения через первый 4 эталонный резистор, а второй 5 вход компаратора 1 подключен ко второму 6 источнику входного противофазного напряжения через второй 7 эталонный резистор, причем первый 2 вход компаратора 1 связан с первым 8 источником опорного тока и первым 9 паразитным конденсатором, второй 5 вход компаратора 1 связан со вторым 10 источником опорного тока и вторым 11 паразитным конденсатором.

Существенный недостаток АЦП-прототипа (фиг.1), фрагменты которого также показаны на чертежах фиг.2, фиг.3, состоит в том, что его предельный частотный диапазон преобразования входных аналоговых сигналов в цифру (даже при реализации на сверхвысокочастотных транзисторах с f_max=200 ГГц техпроцесса SGB25H1, IHP, Германия [28,29]) ограничен из-за уменьшения на высоких частотах коэффициента передачи сигнала от источников входных напряжений 3 и 6 до входов компараторов напряжения 1.

Основная задача предлагаемого изобретения состоит в расширении в несколько раз предельного частотного диапазона обрабатываемых сигналов АЦП за счет снижения погрешности передачи входных дифференциальных напряжений от источников входных напряжений 3 и 6 ко входам компараторов напряжения 1.

Поставленная задача достигается тем, что в параллельном аналого-цифровом преобразователе с дифференциальным входом (фиг.1, фиг.2), каждая из N-секций которого (фиг.3) содержит компаратор напряжения 1, первый 2 вход которого соединен с первым 3 источником входного напряжения через первый 4 эталонный резистор, а второй 5 вход компаратора 1 подключен ко второму 6 источнику входного противофазного напряжения через второй 7 эталонный резистор, причем первый 2 вход компаратора 1 связан с первым 8 источником опорного тока и первым 9 паразитным конденсатором, второй 5 вход компаратора 1 связан со вторым 10 источником опорного тока и вторым 11 паразитным конденсатором, предусмотрены новые элементы и связи - первый 8 источник опорного тока выполнен в виде первого 12 биполярного транзистора, коллектор которого является выходом первого 8 источника опорного тока, база подключена к источнику вспомогательного напряжения 13, а эмиттер через первый 14 дополнительный токостабилизирующий двухполюсник связан с первой 15 шиной источника питания, причем первый 2 вход компаратора 1 соединен с базой первого 16 дополнительного транзистора, коллектор которого подключен ко второй 17 шине источника питания, эмиттер соединен с первой 15 шиной источника питания через второй 18 дополнительный токостабилизирующий двухполюсник и связан с эмиттером первого 12 биполярного транзистора через первый 19 корректирующий конденсатор.

На чертеже фиг.1 приведена схема АЦП-прототипа, который содержит N-параллельно включенных секций с одинаковой архитектурой фиг.3, но разными абсолютными значениями сопротивлений эталонных резисторов 4 (7) и токов I₈ (I₁₀) источников опорных токов 8 (10).

На чертеже фиг.2 представлена схема фиг.1, в которой в каждой из N идентичных по архитектуре секций показаны выходные транзисторы источников опорного тока 8 и 10, имеющие емкость на подложку (С_п) и емкость коллектор-база (С_к). Таким образом, паразитные емкости 9 и 11 в схеме фиг.2 (фиг.3) определяется выходной емкостью транзисторов источников опорного тока 8 и 10 и входными емкостями компаратора напряжения 1.

На чертеже фиг.3 приведена эквивалентная схема одной из секции АЦП фиг.2, соответствующая АЦП-прототипу.

На чертеже фиг.4 показана схема одной секции предлагаемого АЦП, соответствующая пп.1, 2 формулы изобретения.

На чертеже фиг.5 представлена схема заявляемого АЦП на основе секций фиг.4 в среде Cadence на моделях SiGe транзисторов (транзисторы SiGe: npn 200-п; техпроцесса SG25H1, IHP, Ik.max=4 мА. A high-performance 0.25 µm technology with npn-HBTs up to f_T/f_max=180/220 GHz). В схеме изменялись емкости корректирующих конденсаторов 19 и 24 Cvar в пределах от 0 до 15фФ. Последовательно с корректирующими конденсаторами введены корректирующие резисторы с сопротивлением R=1Om≈0 (фиг.5), т.е. их влияние в данном эксперименте отсутствует. В схеме также учитываются: емкость на подложку (С_п) эталонных резисторов 4 и 7 (фиг.4), и паразитные емкости коллектор-база, и емкости на подложку всех транзисторов. Использован реальный компаратор напряжения 1 с его паразитными входными и выходными емкостями (фиг.5). Паразитные емкости токостабилизирующих двухполюсников 14, 18, 23, 21 не учитываются, в связи с тем, что они реализованы на резисторах.

На чертеже фиг.6 приведена логарифмическая амплитудно-частотная характеристика коэффициента передачи по напряжению со входов АЦП (от источников входных напряжений 3 и 6, фиг.4) к дифференциальному входу компаратора напряжения №2 (каналы: 32, 48).

Сверхбыстродействующий параллельный аналого-цифровой преобразователь с дифференциальным входом содержит N идентичных по архитектуре секций (фиг.4). Каждая из N секций включает компаратор напряжения 1, первый 2 вход которого соединен с первым 3 источником входного напряжения через первый 4 эталонный резистор, а второй 5 вход компаратора 1 подключен ко второму 6 источнику входного противофазного напряжения через второй 7 эталонный резистор, причем первый 2 вход компаратора 1 связан с первым 8 источником опорного тока и первым 9 паразитным конденсатором, второй 5 вход компаратора 1 связан со вторым 10 источником опорного тока и вторым 11 паразитным конденсатором. Первый 8 источник опорного тока выполнен в виде первого 12 биполярного транзистора, коллектор которого является выходом первого 8 источника опорного тока, база подключена к источнику вспомогательного напряжения 13, а эмиттер через первый 14 дополнительный токостабилизирующий двухполюсник связан с первой 15 шиной источника питания, причем первый 2 вход компаратора 1 соединен с базой первого 16 дополнительного транзистора, коллектор которого подключен ко второй 17 шине источника питания, эмиттер соединен с первой 15 шиной источника питания через второй 18 дополнительный токостабилизирующий двухполюсник и связан с эмиттером первого 12 биполярного транзистора через первый 19 корректирующий конденсатор.

На чертеже фиг.4 в соответствии с п.2 формулы изобретения второй 10 источник опорного тока выполнен в виде второго 20 биполярного транзистора, коллектор которого является выходом второго 10 источника опорного тока, база подключена к источнику вспомогательного напряжения 13, а эмиттер через третий 21 дополнительный токостабилизирующий двухполюсник связан с первой 15 шиной источника питания, причем второй 5 вход компаратора 1 соединен с базой второго 22 дополнительного транзистора, коллектор которого подключен ко второй 17 шине источника питания, эмиттер соединен с первой 15 шиной источника питания через четвертый 23 дополнительный токостабилизирующий двухполюсник и связан с эмиттером второго 20 биполярного транзистора через второй 24 корректирующий конденсатор.

Рассмотрим работу аналоговой секции предлагаемого АЦП фиг.4 (фиг.5), включающей эталонные резисторы 4, 7 и источники опорного тока 8, 10.

В АЦП-прототипе фиг.1 - фиг.3 быстродействие аналоговой части (ее предельный частотный диапазон f_в.max) определяется паразитными конденсаторами 9 и 11. Практически верхняя граничная частота (по уровню -1 дБ) АЦП-прототипа не превышает 8-9 ГГц (фиг.6, С_к=0), в то время как быстродействие компаратора напряжения 1, реализованного на СВЧ SiGe транзисторах [28,29] с f_T=200 ГГц, позволяет работать в более широком частотном диапазоне (20÷50 ГГц).

В заявляемом устройстве за счет введения транзисторов 16 и 22 и дополнительных конденсаторов 19 и 24 предельный диапазон рабочих частот аналоговой секции АЦП расширяется более чем в 3 раза (фиг.6). Это позволяет обеспечить аналого-цифровое преобразование более высокочастотных сигналов.

Введение последовательно с корректирующими конденсаторами 19 и 24 корректирующих резисторов (фиг.5) позволяет оптимизировать неравномерность амплитудно-частотной характеристики аналоговой секции АЦП, что создает условия для дальнейшего расширения частотного диапазона.

Таким образом, заявляемое устройство характеризуется существенными преимуществами в сравнении с прототипом по предельному частотном диапазону обрабатываемых сигналов.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент US 6.437.724 fig.4

2. Патент US 6.882.294

3. Патент US 4.229.729 fig.1

4. Патент US 4.058.806 fig.2a

5. Патент US 4.831.379 fig.8

6. Патент US 5.598.161 fig.9

7. Патентная заявка US 2010/0231430 fig.11

8. Патент US 4.912.469 fig. 5, fig.6

9. Патент US 6.437.724 fig.4

10. Патент US 5.175.550 fig.2

11. Патент US 6.847.320 fig.2

12. Патент US 6.882.294 fig.3

13. Патент DE 2009/002062 fig.3

14. Патент US 5.307.067 fig.1

15. Патент US 4.745.393 fig.1

16. Патент US 5.204.679 fig.1

17. Патент US 4.719.447 fig.1

18. Патент US 4.774.498 fig.13

19. Патент US 4.768.016 fig.1

20. Патент US 7.196.649 fig.1

21. Патент US 4.752.766 fig.5

22. Патент DE 2009/002062 fig.1

23. Патент US 5.231.399 fig.2

24. Патент US 4.578.715 fig.4

25. Патент US 4.831.379 fig.4

26. Патентная заявка US 2008/036536

27. Патент US 4.763.106 fig.1

28.Y.Borokhovych. 4-bit, 16 GS/s ADC with new Parallel Reference Network / Y.Borokhovych, H. Gustat, C.Scheytt // COMCAS 2009 - 2009 IEEE International Conference on Microwaves, Communications, Antennas and Electronic Systems

29.Серебряков А.И. Метод повышения быстродействия параллельных АЦП / А.И.Серебряков, Е.Б. Борохович // Твердотельная электроника. Сложные функциональные блоки РЭА: Материалы научно-технической конференции. - М.: МНТОРЭС им. А.С.Попова, 2012. - С.150-155