Результат интеллектуальной деятельности: ВЫСОКОВОЛЬТНЫЙ НИТРИД-ГАЛЛИЕВЫЙ ТРАНЗИСТОР С ВЫСОКОЙ ПОДВИЖНОСТЬЮ ЭЛЕКТРОНОВ

Изобретение относится к нитрид-галлиевым транзисторам с высокой подвижностью электронов (GaN HEMT) и в частности к конструкции GaN НЕМТ для высоковольтных применений.

Нитрид галлиевый транзистор с высокой подвижностью электронов являются наиболее перспективным кандидатом для элементной базы силовой и сверхвысокочастной электроники, чему способствуют большая ширина запрещенной зоны GaN, сильные встроенные поляризационные эффекты и высокая электрическая прочность GaN. Для применения в усилителях мощности и других устройствах силовой электроники необходимы транзисторы с напряжением пробоя>600 В. Главными эффектами, ограничивающими работу транзистора в высоковольтных режимах, являются возрастающие токи утечки и наличие пика в распределении напряженности электрического поля в структуре, располагающегося под стоковым краем затвора и превышающего по величине электрическую прочность материала намного ранее, чем в других областях прибора.

Известна конструкция высоковольтного GaN НЕМТ (МПК H01L 21/338, H01L 29/778, H01L 29/812; патент US 2012049243 (А1)). Недостатком предложенной конструкции является использование традиционной гетероструктуры GaN/AlGaN, не позволяющей достижения высоких плотностей токов, большие токи утечки в высоковольтном режиме работы, а также низкое напряжение пробоя такого транзистора, что делает невозможным его использование для силовых применений.

Ближайшим к заявленному техническим решением является конструкция силового GaN HEMT, состоящего из последовательно нанесенных друг на друга подложки, буферного слоя GaN, барьерного слоя AlGaN, покровного слоя GaN и пространственно разделенных электродов: истока, стока, затвора и полевой пластины (МПК H01L 21/336, H01L 29/78; патент KR 100782430 (В1)). Для снижения пика в распределении напряженности поля в приповерхностной области и уменьшения величины токов утечек с затвора использована составная конструкция полевой пластины. Полевая пластина состоит из нескольких раздельных электродов, имеющих свои электрические выходы: одна из пластин лежит на поверхности пассивационного слоя и соединена с затворным контактом, остальные разделены и залегают в форме «лесенки» внутри пассивационного слоя со стороны затвора, обращенного к стоку. Однако использование сапфира в качестве материла подложки ухудшает теплоотвод от активной области транзистора, что влечет необходимость дополнительного усложнений его конструкции для внедрения системы охлаждения. Также применяемая сложная конструкция полевой пластины требует усложнения технологического цикла создания транзистора, а также электрической схемы управления транзистором, т.к. появляются дополнительные управляющие электроды. Все это приводит к удорожанию конечной стоимости создания высоковольтных нитрид-галлиевых транзисторов и интегральных схем, построенных с их использованием.

Предлагаемое изобретение направлено на упрощение технологического цикла создания высоковольтного нитрид-галлиевого транзистора с высокой подвижностью электронов, а также снижение требуемых для этого материальных затрат.

Технический результат достигается тем, что в транзисторе предложенной конструкции, состоящем из подложки, темплейтного слоя, нанесенного на подложку, буферного слоя, представляющего собой пленку GaN, нанесенного на подложку, барьерного слоя, представляющего собой пленку AlGaN, нанесенного на буферный слой, покровной пленки из GaN, нанесенной на барьерный слой, электрода исток, нанесенного на барьерный слой, электрода сток, нанесенного на барьерный слой и пространственно разделенного с истоком, электрода затвор, нанесенного на покровный слой и пространственно разделенного с истоком и стоком, пассивационной диэлектрической пленки Si₃N₄, нанесенной на покровный слой, полевой пластины прямоугольной формы, нанесенной на пассивационный слой и электрически соединенной с затвором, согласно изобретению подложка выполнена из кремния, на подложку нанесена темплейтная структура общей толщиной 700-800 нм, состоящая из чередующихся слоев GaN/AlN толщиной не более 10 нм, между буферным и барьерным слоями нанесен спейсерный слой AlN толщиной не более 1 нм, а полевая пластина нанесена на пассивационный слой и электрически соединена с затвором, при этом расстояние между затвором и стоком и длина полевой пластины - взаимосвязанные величины, подобранные исходя из требуемого значения напряжения пробоя.

Предлагаемая конструкция высоковольтного GaN HEMT имеет преимущество в использовании дешевой и технологичной, а также обладающей хорошей теплопроводностью кремниевой подложки, по сравнению с используемой в прототипе сапфировой (0.41 Вт/см*К у Al₂O₃ против 2.1 Вт/см*К у GaN и 1.5 Вт/см*К у Si). В свою очередь изменение материала подложки на кремний влечет внедрение темплейтной структуры, которая позволяет осуществить переход (из-за несоответствия параметров решеток GaN и Si ~13%) к росту слоев с высоким кристаллическим совершенством, а также приводит к подавлению таких дефектов, возникающих в эпитаксиальных слоях GaN вследствие несоответствия кристаллических решеток, как прорастающие дислокации. Темплейтный слой имеет общую толщину 700-800 нм и состоит из чередующихся слоев GaN/AlN толщиной не более 10 нм. Выбор толщины слоя проведен опытным путем и объясняется снизу - недостаточным эффектом сглаживания несоответствия параметров решеток подложки и буфера, сверху - стремлением минимизировать толщину переходного темплейтного слоя для уменьшения материальных затрат на изготовление гетероструктуры. Все это позволяет осуществлять контролируемый рост очень тонких, менее 1 нм, слоев, и ведет к надежности и высокой степени линейности характеристик созданных на такой гетероструктуре транзисторов. Для достижения требуемого рабочего значения силы тока в 10 А внедрен очень тонкий спейсер A1N. При этом благодаря поляризационным эффектам увеличивается высота барьера потенциальной ямы до ~1.9 эВ, а также разность поляризаций по сравнению с традиционной структурой AlGaN/GaN: в эквиваленте поляризационно-индуцированного слоевого заряда для . Это ведет к увеличению концентрации 2DEG более 1.5*10¹³ см^-2 и силы тока более 10 А. Требуемое же высокое значение напряжения пробоя более 600 В достигнуто не усложнением конструкции электродов, но оптимизацией параметров топологии, а именно расстояния сток-затвор и длины одиночной полевой пластины. Полевая пластина представляет собой электрод, нанесенный на пассивационный слой со стороны стока, и электрически соединенный с затвором. Ее применение для увеличения напряжения пробоя объясняется перераспределением при этом электрического поля, прикладываемого на затвор, и, таким образом, уменьшением полевого пика под стоковым краем затвора. Увеличение длины полевой пластины имеет эффект на величину напряжения пробоя до определенного значения, после достижения которого наступает область насыщения, поэтому важен правильный подбор соотношения между ее длиной и расстоянием между стоком и затвором. Оптимизация осуществлена расчетным путем в программном пакете системы автоматизированного технологического проектирования.

На Фиг.1. представлен пример реализации предложенного высоковольтного GaN НЕМТ, где 1 - кремниевая подложка, 2 - темплейтный слой, 3 - буферный слой, 4 - спейсерный слой, толщиной в 0.5 нм, 5 - барьерный слой, 6 - покровный слой, 7 - пассивационный слой, 8 - исток с L_s=0.2 мкм, 9 - сток с L_d=0.2 мкм, 10 - затвор с L_g=1 мкм, 11 - полевая пластина.

Достижение заданных рабочих характеристик I_ds=10 A, V_bd=700 В возможно при: - 1) L_FP=1 мкм, L_gd=5 мкм, L_ds=1.5 мкм; либо - 2) L_FP=0.1 мкм, L_gd=15 мкм, L_ds=1.5 мкм. При этом важно минимизировать длину канала транзистора для уменьшения его полного сопротивления, а длину полевой пластины подобрать соответствующей началу участка насыщения напряжения пробоя, т.к. использование этого дополнительного контакта увеличивает емкость системы затвор-канал, что ухудшает частотные характеристики транзистора. Во втором варианте реализации топологии длина полевой пластины меньше значения насыщения, но увеличено расстояние сток-затвор, что приводит к значительному (в 10 раз по сравнению с первым вариантом) повышенному тепловыделению. Поэтому предпочтителен первый вариант, где, с одной стороны, минимизирована длина канала, а с другой, использована максимально допустимая длина полевой пластины при соответствующих остальных параметрах топологии.

На Фиг.2. изображено уменьшение пика напряженности электрического поля при увеличении расстояния сток-затвор и неизменных остальных параметрах топологии вследствие увеличения расстояния, на котором распределяется поле, приложенное к стоку, где распределение поля соответствует расстоянию сток-затвор: 1-1 мкм, 2-3 мкм, 3-5 мкм, 4-10 мкм.

На Фиг.3. изображено уменьшение пика напряженности электрического поля при увеличении длины полевой пластины при L_gd=5 мкм и L_ds=1.5 мкм вследствие перераспределения прикладываемого электрического поля вдоль полевой пластины. Распределение поля соответствует длине полевой пластины: 1 - без полевой пластины, 2 - 0.2 мкм, 3 - 0.4 мкм, 4 - 0.6 мкм, 5 - 0.8 мкм, 6 - 1.0 мкм. Из графика видно, что эффект от внедрения полевой пластины быстро уменьшается при увеличении ее длины.

На Фиг.4. изображена зависимость напряжения пробоя GaN HEMT с L_g=1 мкм, L_gd=5 мкм, L_ds=1.5 мкм от длины полевой пластины. Видно, что после увеличения ее длины до 1 мкм дальнейшее увеличение приводит в область насыщения и даже наблюдается небольшой спад V_bd, что можно объяснить сближением полевого пика на крае полевой пластины со стоковым электродом, приводящим к уменьшению эффективной длины сток-затвор.

Достижение заявленных рабочих характеристик (I_ds=10 A, V_bd>600 В) транзистором предложенной конструкции проверено с помощью анализатора Agilent PNA E8364A. Экспериментальный анализ линейки транзисторов с варьируемой длиной полевой платы также подтвердил результаты расчетов о наличии области насыщения напряжения пробоя по длине полевой пластины (Фиг.4).

Указанные изменения, внесенные в конструкцию прототипа, в совокупности позволяют создание GaN HEMT с требуемыми высокими характеристиками (I_ds=10 A, V_bd>600 В), но при этом приводят к упрощению технологического процесса создания транзистора, и, как следствие, снижению материальных затрат.