Результат интеллектуальной деятельности: СВЕРХБЫСТРОДЕЙСТВУЮЩИЙ ПАРАЛЛЕЛЬНЫЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ С ДИФФЕРЕНЦИАЛЬНЫМ ВХОДОМ

Предлагаемое изобретение относится к области измерительной и вычислительной техники, радиотехники, связи и может использоваться в структуре различных устройств обработки аналоговой информации, измерительных приборах, системах телекоммуникаций и т.п.

В современной технике широкое применение находят параллельные аналого-цифровые преобразователи (АЦП), обеспечивающие наибольшую скорость преобразования аналоговых сигналов (u_вх) в цифровые сигналы [1-27]. С повышением частоты входного напряжения u_вх в таких микроэлектронных АЦП возникают существенные погрешности преобразования, обусловленные влиянием паразитных конденсаторов, образуемых емкостями на подложку активных и пассивных компонентов [28-29]. Дальнейшее повышение быстродействия параллельных АЦП - одна из проблем современной информационно-измерительной техники, решение которой позволит осуществить практическую реализацию новых систем связи и телекоммуникаций с более высокими качественными показателями.

Наиболее близким по технической сущности к заявляемому устройству является параллельный АЦП, описанный в патенте US 7.394.420, fig.3, fig.4. Анализу его предельного частотного диапазона (f_в.max), а также попыткам увеличения f_в.max за счет оптимизации абсолютных значений R эталонных резисторов, посвящены статьи [28-29], в том числе соавтора настоящей заявки [29].

АЦП-прототип, фиг.1 содержит N идентичных по архитектуре секций (фиг.2, фиг.3). Каждая из секций включает компаратор напряжения 1, первый 2 вход которого соединен с первым 3 источником входного напряжения через первый 4 эталонный резистор, а второй 5 вход компаратора напряжения 1 подключен ко второму 6 источнику входного противофазного напряжения через второй 7 эталонный резистор, причем первый 2 вход компаратора напряжения 1 связан с первым 8 источником опорного тока и первым 9 паразитным конденсатором, второй 5 вход компаратора напряжения 1 связан со вторым 10 источником опорного тока и вторым 11 паразитным конденсатором.

Существенный недостаток АЦП-прототипа (фиг.1), одна из аналоговых секций которого показана также на чертежах фиг.2 и фиг.3, состоит в том, что его предельный частотный диапазон преобразования входных аналоговых сигналов в цифру (даже при реализации на сверхвысокочастотных транзисторах с f_max=200 ГГц техпроцесса SGB25H1, IHP, Германия [28, 29]) ограничен из-за уменьшения на высоких частотах коэффициента передачи от источников входных напряжений 3 и 6 до входов компараторов напряжения 1.

Основная задача предлагаемого изобретения состоит в расширении в несколько раз предельного частотного диапазона обрабатываемых сигналов АЦП за счет снижения погрешности передачи входных дифференциальных напряжений (источники 3, 6) ко входам компараторов напряжения 1.

Поставленная задача достигается тем, что в параллельном аналого-цифровом преобразователе с дифференциальным входом (фиг.1, фиг.2, фиг.3), каждая из N-секций которого (фиг.3) содержит компаратор напряжения 1, первый 2 вход которого соединен с первым 3 источником входного напряжения через первый 4 эталонный резистор, а второй 5 вход компаратора напряжения 1 подключен ко второму 6 источнику входного противофазного напряжения через второй 7 эталонный резистор, причем первый 2 вход компаратора напряжения 1 связан с первым 8 источником опорного тока и первым 9 паразитным конденсатором, второй 5 вход компаратора напряжения 1 связан со вторым 10 источником опорного тока и вторым 11 паразитным конденсатором, предусмотрены новые элементы и связи - первый 3 источник входного напряжения подключен к базе первого 12 дополнительного транзистора, коллектор которого соединен с шиной первого 13 источника питания, а эмиттер подключен к шине второго 14 источника питания через первый 15 токостабилизирующий двухполюсник и через первый 16 корректирующий конденсатор связан с первым 2 входом компаратора напряжения 1.

На чертеже фиг.1 приведена схема АЦП-прототипа, который содержит N-параллельно включенных секций с одинаковой архитектурой, но разными абсолютными значениями сопротивлений эталонных резисторов 4 (7) и токов I₈ (I₁₀) источников опорных токов 8 (10).

На чертеже фиг.2 представлена схема фиг.1, в которой в каждой из N идентичных по архитектуре секций показаны выходные транзисторы источников опорного тока 8 и 10, имеющие емкость на подложку (С_п) и емкость коллектор-база (С_к). Таким образом, паразитные емкости 9 и 11 в схемах фиг.2 и фиг.3 определяются выходной емкостью транзисторов источников опорного тока 8 и 10 и входными емкостями компаратора напряжения 1.

На чертеже фиг.3 приведена эквивалентная схема одной из аналоговых секции АЦП-прототипа фиг.2.

На чертеже фиг.4 показана схема аналоговой секции предлагаемого АЦП, соответствующая пп.1, 2 формулы изобретения.

На чертеже фиг.5 представлена схема заявляемого АЦП в среде Cadence на моделях интегральных транзисторов (транзисторы SiGe: npn 200-п; техпроцесса SG25H1, IHP, Iк.max=4 мА, A high-performance 0.25 µm technology with npn-HBTs up to f_T/f_max=180/220 GHz). При этом в схеме фиг.5 учитываются:

- емкость на подложку эталонных резисторов 4 и 7, а также паразитные емкости транзисторов 12, 17;

- паразитные входные емкости компараторов напряжения 1 (реальных дифференциальных каскадов с учетом паразитных емкостей их транзисторов).

Паразитные емкости токостабилизирующих двухполюсников 15, 8, 10, 18 в данном эксперименте со схемой фиг.5 не учитываются.

На чертеже фиг.6 показана логарифмическая амплитудно-частотная характеристика коэффициента передачи по напряжению от источников напряжения 3 и 6 АЦП фиг.5 к дифференциальному входу компаратора №2 (каналы: 32, 48) при разных значениях емкости первого 16 (С 16) и второго 19 (С 19) корректирующих конденсаторов (С16=С19=С_к=0÷100 фФ). Из данных графиков следует, что предельная частота (по уровню -1 дБ) предлагаемой аналоговой секции АЦП повышается с 13,8 ГГц до 84,8 ГГц.

На чертеже фиг.7 приведена схема заявляемого АЦП в среде Cadence на моделях интегральных транзисторов (Транзисторы SiGe: npn 200-n; техпроцесса SG25H1, IHP, Iк.max=4 мА (A high-performance 0.25 µm technology with npn-HBTs up to f_T/f_max=180/220 GHz.). При этом в данном эксперименте со схемой фиг.7 учитываются:

- емкости на подложку эталонных резисторов 4 и 7, а также паразитные емкости транзисторов 12, 17;

- паразитные входные емкости компараторов 1 (реальных дифференциальных каскадов с учетом паразитных емкостей их транзисторов).

Кроме этого токостабилизирующие двухполюсники 15, 18 в схеме фиг.7 реализованы на основе резисторов, обеспечивающих ток 1 мА, с учетом паразитных емкостей на подложку. Реальные паразитные емкости токостабилизирующих двухполюсников 8 и 10 в схеме фиг.7 моделировались подключением параллельно этим идеальным двухполюсником специальных закрытых n-p-n транзисторов с учетом их паразитных емкостей коллектор-база и емкостей на подложку.

На чертеже фиг.8 приведена логарифмическая амплитудно-частотная характеристика коэффициента передачи по напряжению со входов АЦП 3 и 6 (фиг.4, фиг.7) к дифференциальному входу компаратора №2 (каналы: 32, 48) при разных значениях емкости первого 16 (С 16) и второго 19 (С 19) корректирующих конденсаторов С16=С19=Ск=0÷300 фФ. Из данных графиков следует, что предельная частота аналоговой секции предлагаемого АЦП повышается с 10,4 ГГц до 51,7 ГГц.

Сверхбыстродействующий параллельный аналого-цифровой преобразователь с дифференциальным входом содержит N идентичных по архитектуре секций (фиг.4). Каждая из секций включает компаратор напряжения 1, первый 2 вход которого соединен с первым 3 источником входного напряжения через первый 4 эталонный резистор, а второй 5 вход компаратора напряжения 1 подключен ко второму 6 источнику входного противофазного напряжения через второй 7 эталонный резистор, причем первый 2 вход компаратора напряжения 1 связан с первым 8 источником опорного тока и первым 9 паразитным конденсатором, второй 5 вход компаратора напряжения 1 связан со вторым 10 источником опорного тока и вторым 11 паразитным конденсатором. Первый 3 источник входного напряжения подключен к базе первого 12 дополнительного транзистора, коллектор которого соединен с шиной первого 13 источника питания, а эмиттер подключен к шине второго 14 источника питания через первый 15 токостабилизирующий двухполюсник и через первый 16 корректирующий конденсатор связан с первым 2 входом компаратора напряжения 1.

На чертеже фиг.4, в соответствии с п.2 формулы изобретения, второй 6 источник входного противофазного напряжения подключен к базе второго 17 дополнительного транзистора, коллектор которого соединен с шиной первого 13 источника питания, а эмиттер подключен к шине второго 14 источника питания через второй 18 токостабилизирующий двухполюсник и через второй 19 корректирующий конденсатор связан со вторым 5 входом компаратора напряжения 1.

Рассмотрим работу одной из аналоговых секций заявляемого АЦП (фиг.4), включающей эталонные резисторы 4, 7 и источники опорного тока 8, 10.

В АЦП-прототипе фиг.1-фиг.3 быстродействие аналоговой части (ее предельный частотный диапазон f_в.max) определяется емкостями паразитных конденсаторов 9 и 11. Практически предельная верхняя граничная частота (по уровню -1 дБ) аналоговой секции АЦП-прототипа не превышает 13-14 ГГц (фиг.6, C16=C19=C_к=0), в то время как быстродействие компаратора 1, реализованного на СВЧ SiGe транзисторах [28, 29] с f_т=200 ГГц, позволяет работать в более широком частотном диапазоне (20÷50 ГГц).

В заявляемом устройстве за счет введения корректирующих конденсаторов 16 и 19 диапазон рабочих частот аналоговой секции АЦП расширяется в 5-6 раз (фиг.7, фиг.8). Это позволяет обеспечить аналого-цифровое преобразование более высокочастотных сигналов.

Введение последовательно с корректирующими конденсаторами 16 и 19 корректирующих резисторов (фиг.5, фиг.7) позволяет оптимизировать неравномерность амплитудно-частотной характеристики аналоговой секции заявляемого АЦП, что создает условия для дальнейшего расширения предельного частотного диапазона.

Таким образом, заявляемое устройство характеризуется существенными преимуществами в сравнении с прототипом по предельному частотному диапазону обрабатываемых сигналов.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент US 6.437.724 fig.4

2. Патент US 6.882.294

3. Патент US 4.229.729 fig.1

4. Патент US 4.058.806 fig.2a

5. Патент US 4.831.379 fig.8

6. Патент US 5.598.161 fig.9

7. Патентная заявка US 2010/0231430 fig.11

8. Патент US 4.912.469 fig.5, fig.6

9. Патент US 6.437.724 fig.4

10. Патент US 5.175.550 fig.2

11. Патент US 6.847.320 fig.2

12. Патент US 6.882.294 fig.3

13. Патент DE 2009/002062 fig.3

14. Патент US 5.307.067 fig.1

15. Патент US 4.745.393 fig.1

16. Патент US 5.204.679 fig.1

17. Патент US 4.719.447 fig.1

18. Патент US 4.774.498 fig.13

19. Патент US 4.768.016 fig.1

20. Патент US 7.196.649 fig.1

21. Патент US 4.752.766 fig.5

22. Патент DE 2009/002062 fig.1

23. Патент US 5.231.399 fig.2

24. Патент US 4.578.715 fig.4

25. Патент US 4.831.379 fig.4

26. Патентная заявка US 2008/036536

27. Патент US 4.763.106 fig.1

28. Y. Borokhovych. 4-bit, 16 GS/s ADC with new Parallel Reference Network / Y. Borokhovych, H. Gustat, C. Scheytt // COMCAS 2009 - 2009 IEEE International Conference on Microwaves, Communications, Antennas and Electronic Systems

29. Серебряков А.И. Метод повышения быстродействия параллельных АЦП / А.И. Серебряков, Е.Б. Борохович // Твердотельная электроника. Сложные функциональные блоки РЭА: Материалы научно-технической конференции. - М.: МНТОРЭС им. А.С. Попова, 2012. - С.150-155.