Результат интеллектуальной деятельности: УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ШАГОВЫМ ДВИГАТЕЛЕМ

Изобретение относится к области автоматики и может быть использовано в дискретном электроприводе с программным управлением.

Известно устройство для управления четырехфазным шаговым двигателем [1], содержащее двоичный двухразрядный счетчик, формирующий на своем выходе переменные Q₂Q₁ по тактовым импульсам С при разрешающем счет сигнале V и определяющей направление вращения переменной R (прямое вращение R=1, реверс R=0), четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых d, e, f, g, соответствующие соотношениям , , , , подключены через усилители мощности к соответствующим обмоткам шагового двигателя.

Недостатком устройства является отсутствие автоматической диагностики одиночных отказов и их коррекции, а также некорректная коммутация обмоток, возникающая при переключениях R переменной на шине реверса.

Наиболее близким к заявляемому устройству является четырехтактный реверсивный распределитель импульсов для управления шаговым двигателем [2], содержащий шину управления, тактовых импульсов и реверса, первый и второй инверторы, реверсивный двухразрядный двоичный счетчик, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый-четвертый усилители мощности.

Это устройство позволяет формировать четыре набора , , , на выходах счетчика по тактовым импульсам и разрешающем V - сигнале прямой или инверсной последовательности в зависимости от уровня сигнала R на шине реверс. При этом формируются выходные функции распределителя , , , . Распределитель обеспечивает функционирование в режимах прямой парной четырехтактной коммутации и реверсе, а также в режиме стоянки под током, при этом переключения на шине РЕВЕРС не нарушают корректности коммутации фаз.

Однако данное устройство не обеспечивает автоматическую диагностику одиночных отказов и их коррекцию. Заявляемое изобретение направлено на расширение функциональных возможностей, повышение надежности и упрощение эксплуатации устройства.

Это достигается тем, что в четырехтактный реверсивный распределитель, содержащий тактовую шину, шины управления и реверса, первый и второй инверторы, реверсивный двухразрядный двоичный счетчик и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй входы которого соединены с одноименными выходами реверсивного счетчика, первый, второй и третий входы которого соединены соответственно с тактовой шиной, шинами управления и реверса, первый-четвертый усилители мощности, выходы которых подключены к соответствующим обмоткам шагового двигателя дополнительно введены первый и второй резервные распределители, блок мажоритарных элементов, первая и вторая группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ блока определения адреса отказа, первые выходы основного и резервных распределителей подключены к первому-третьему входам первого мажоритарного элемента, вторые выходы основного и резервных распределителей подключены соответственно к первому-третьему входам второго мажоритарного элемента, третьи выходы распределителей подключены к первому-третьему входам третьего мажоритарного элемента, четвертые выходы распределителей подключены к первому-третьему входам четвертого мажоритарного элемента, выходы мажоритарных элементов через усилители мощности соединены с обмотками шагового двигателя и являются первым групповым выходом устройства, первые и вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой и второй групп блока определения адреса отказа соединены соответственно с первыми-третьими и вторыми-третьими выходами основного и резервных распределителей.

На рис.1 приведена блок-схема устройства, которое содержит реверсивные двухразрядные двоичные счетчики 1-3, объединение тактовых входов, разрешения и реверса счета, установки в нулевое исходное состояние которых соединено с одноименными шинами группового входа устройства, разрядными выходами счетчики 1-3 соединены со входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 6, 9, 12, выходы которых являются третьими выходами, а через первые инверторы 4, 7, 10 соединены с первыми выходами основного и резервных распределителей, выходы старших разрядов счетчиков соединены с четвертыми выходами распределителей, а через вторые инверторы 5, 8, 11 подключены ко вторым выходам основного и резервных распределителей, блок мажоритарных элементов 13, 14, 15, 16, выходы которых подключены к входам одноименных усилителей мощности 17, 18, 19, 20, выходы которых являются первым групповым выходом устройства, первая 21, 22, 23, 24, вторая 25, 26, 27, 28 группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых образуют второй и третий групповые выходы устройства, при этом первые и вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 21, 22, 23, 24 первой группы соединены соответственно с выходами основного и второго резервного распределителей, а первые и вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 25, 26, 27, 28 второй группы соединены соответственно с выходами первого и второго резервных распределителей.

Устройство работает следующим образом.

Перед началом работы на шину сброс группового входа устройства подается сигнал, устанавливающий счетчики 1-3 в нулевое исходное состояние, на шину управления подается сигнал разрешения счета, направление счета задается уровнем на шине реверс, по каждому тактовому импульсу счетчики синхронно меняют свое состояние, обеспечивая парную четырехтактную коммутацию в соответствии с таблицами 1, 2.

Функционирование мажоритарных элементов и блока формирования адреса отказавшего канала представлено в таблице 3 на примере фазы А. В исходном положении разряды счетчиков Q₁Q₂=00 и при отсутствии отказов a ₁=a ₂=a ₃=1, A=1, Е_оа=E_1a=0, что указывает на отсутствие отказов в каналах (7 строка таблицы 3).

Если произошел отказ в одном из каналов (1, 2, 3) соответственно 6, 5, 3 строки таблицы 3, то мажоритарные элементы сформируют откорректированное значение фазы А равное единице, а Е_оа E_1a примут соответствующие значения 10, 01, 11 (1, 2, 3) указывающие на отказ в соответствующем канале.

На первом (Q₁Q₂=10) и втором (Q₁Q₂=01) тактах работы устройства значение фазы А равно нулю и при отсутствии отказов a ₁=а ₂=а ₃=0, А=0, а Е_оа E_1a=00, что указывает на отсутствие отказов.

Если произошел отказ в первом или втором или третьем канале соответственно 1, 2, 4 строки таблицы 3, то мажоритарные элементы скорректируют значение фазы А равное нулю, а Е_0а E_1a примут одно из соответствующих значений 10, 01, 11 указывая на отказ в соответствующем канале.

Аналогично функционируют каналы фаз B, C, D.

Источники информации:

1. Авторское свидетельство СССР №1367127. Би. №2 от 15.01.88. Кл H02P 8/00, 1988.

2. Авторское свидетельство СССР №1432719. Би. №39 от 23.10.88. Кл H02P 8/00, 1988.

Таблица 1 R Q2Q1 a b с d Q2 1 00 1 1 0 0 01 0 1 1 0 10 0 0 1 1 11 1 0 0 1

Таблица 2 R Q2Q1 а b с d Q2 0 00 1 1 0 0 11 1 0 0 1 10 0 0 1 1 01 0 1 1 0