Результат интеллектуальной деятельности: КМОП-ТРАНЗИСТОР С ВЕРТИКАЛЬНЫМИ КАНАЛАМИ И ОБЩИМ ЗАТВОРОМ

Изобретение относится к полупроводниковым приборам, а именно к комплементарным МОП-транзисторам и может быть использовано в цифровых инверторных схемах и устройствах памяти.

Известен вертикальный полевой транзистор (ПТ), содержащий полупроводниковую подложку, сток (исток) с n⁺-типом проводимости, вертикальные проводящие каналы с n-типом проводимости, затвор, выполненный в виде металлической ленты, перфорированной в пределах полупроводниковой структуры, слои диэлектрика на нижней и верхней поверхностях ленты, которые прилегают к боковым поверхностям вертикальных каналов, и исток (сток) с n⁺-типом проводимости [1]. Между затвором и каналами образуются барьеры Шотки. Транзистор выполнен из арсенида галлия (GaAs).

Однако в этом приборе используются вертикальные каналы только с n-типом проводимости.

Известен вертикальный ПТ [2], содержащий подложку с n⁺-типом проводимости, которая является истоком (стоком) каналов с n-типом проводимости, металлические затворы, размещенные на непроводящих областях структуры прибора и образующие барьеры Шотки с каналами, а также стоки с n⁺-типом проводимости. Между подложкой и каналами расположены два дополнительных слоя. Первый эпитаксиальный слой с n⁺-типом проводимости является буферным между подложкой и каналами, второй слой изготовлен из AlGaAs. Все остальные области прибора изготовлены из GaAs. Кроме того, на том же кристалле дополнительно сформирован диод Шотки (ДШ). Вертикальный ПТ с ДШ образуют составное устройство.

Однако в этом приборе также используются вертикальные каналы только с n-типом проводимости.

Известен вертикальный ПТ [3], содержащий металлический вывод истока, омический контакт к истоку, исток, выполненный из полупроводника n⁺-типа проводимости, вертикальные проводящие каналы с n-типом проводимости, затвор, выполненный в виде металлической ленты, перфорированной в пределах полупроводниковой структуры, слои диэлектрика на нижней и верхней поверхностях ленты, которые прилегают к боковым поверхностям вертикальных каналов, и сток с n⁺-типом проводимости. Между затвором и каналами образуются барьеры Шотки. Для повышения выходной мощности прибора подложка из арсенида галлия заменена на диэлектрическую подложку с более высокой теплопроводностью. Также введен демпфирующий слой из пластичного металла между полупроводниковой структурой и диэлектрической подложкой с целью увеличения надежности и долговечности работы прибора за счет уменьшения в нем механических напряжений.

В этом приборе также используются вертикальные каналы только с n-типом проводимости.

Наиболее близким к заявленному устройству, выбранного в качестве прототипа, является КМОП-инвертор [4], состоящий из двух полевых транзисторов с каналами p- и n-типами проводимости (комплементарные транзисторы), включенные последовательно и имеющие структуру металл-окисел-полупроводник [МОП], который получил название КМОП-транзистор.

Технология изготовления КМОП-транзисторов (КМОП (CMOS) технология) постоянно совершенствуется и является основой современной микро- и наноэлектроники [5]. При использовании объемной КМОП-технологии транзисторы размещают в объеме подложки, причем для формирования МОП-транзистора с каналом, имеющим одинаковый тип проводимости с подложкой, создают дополнительный карман. Области, в которых располагаются транзисторы изолированы друг от друга с помощью закрытого p-n-перехода. Для подавления эффекта «защелкивания» применяют охранные кольца или диэлектрик для изоляции комплементарных транзисторов.

КМОП-транзисторы, изготовленные по технологии «кремний-на-изоляторе» (КНИ), размещают на изоляторе (окисле), который изолирует активную область прибора от подложки, причем имеется и вертикальная изоляция, поэтому транзисторы изолированы со всех сторон слоями окислов, благодаря чему исключается тиристорный эффект между комплементарными транзисторами. Использование технологии КНИ позволяет уменьшить расстояние между МОП-транзисторами, что приводит к увеличению плотности интеграции [5].

Однако различные конструкции известных КМОП-транзисторов имеют отличительную особенность. В каждом транзисторе исток, канал и сток расположены в горизонтальной плоскости (планарная структура), что приводит к увеличению размеров прибора и при использовании объемной КМОП-технологии необходимости применять специальные меры для устранения эффекта «защелкивания».

Техническим результатом предлагаемого изобретения является уменьшение размеров и упрощение конструкции КМОП-транзистора.

Сущность изобретения: в приборе, содержащем комплементарные МОП-транзисторы, использована компактная структура с параллельно расположенными вертикальными каналами с p- и n-типами проводимости. Между транзисторами размещена непроводящая область (диэлектрик), на которой расположен общий затвор, изолированный от каналов диэлектриком-окислом. Толщина затвора должна соответствовать длинам каналов транзисторов и может иметь субмикронные размеры. Для уменьшения сопротивления затвора толщина его в средней части может быть больше, чем на краях затвора, контактирующих с изолирующим окислом канала.

Стоки каналов транзисторов соединены между собой с помощью омических контактов, расположенных на нижней стороне вертикальной структуры, а истоки транзисторов имеют отдельные выводы на верхней стороне структуры.

Вертикальная структура обеспечивает возможность уменьшения длин каналов, что позволит повысить быстродействие прибора, кроме того, комплементарные транзисторы изолированы друг от друга непроводящей областью (диэлектриком), поэтому паразитные биполярные n-p-n и p-n-p - транзисторы не образуются и устраняется эффект «защелкивания». В предлагаемом приборе объединены два комплементарных МОП-транзистора с вертикальными каналами и общим затвором в единую компактную структуру, благодаря чему достигается заявленный технический результат.

На фиг.1 изображены возможный вариант прибора в плане и его поперечное сечение, где 1 - подложка, 2 и 3 - области с n- и р-типами проводимости соответственно, 4 и 5 - стоки транзисторов с р⁺- и n⁺-типами проводимости, 6 и 7 - истоки транзисторов с р⁺- и n⁺-типами проводимости. Стоки транзисторов соединены между собой с помощью электрода 8. Истоки транзисторов имеют отдельные выводы 9 и 10 соответственно. Затвор 11 является общим для комплементарных транзисторов. Совмещение затвора с областями 2 и 3 произведено с помощью непроводящей области 12. Затвор изолирован от областей 2 и 3 окислом 13 и 14 соответственно.

Прибор работает следующим образом. На исток 9 первого МОП-транзистора с каналом р-типа подают положительное напряжение U₀ относительно истока 10 второго МОП-транзистора с каналом n-типа. Входной сигнал U_вx подают на общий затвор 11. Выходное напряжение U_вых снимают со стоков МОП-транзисторов 8. Когда U_вх≈0 (на входе логический «0») и входное напряжение меньше порогового напряжения второго транзистора, то n-канал не индуцируется и второй транзистор закрыт.Причем при U_вх<U₀ напряжение затвор-исток первого транзистора оказывается отрицательным и может быть достаточным для включения первого транзистора. В этом случае U_вых<U₀ (т.е. логическая «1»). Если Uвх≅U₀ (на входе логическая «1») и U_вх больше порогового напряжения второго транзистора, то в области 3 индуцируется канал n-типа и второй транзистор открывается, а первый транзистор закрывается, поэтому U_вых≈0 (т.е. логический «0»).

В стационарном состоянии один из транзисторов закрыт, поэтому ток через прибор определяется только токами утечек через переходы. В момент коммутации через прибор проходит короткий импульс тока. Незначительное потребление мощности в стационарном режиме является достоинством КМОП-транзисторов.

Прибор может быть изготовлен из кремния или из полупроводниковых материалов группы А^IIIВ^V, обладающими более высокой подвижностью электронов.

По сравнению с прототипом, предлагаемый КМОП-транзистор с общим затвором и вертикальной структурой позволит:

- уменьшить размеры и упростить конструкцию прибора;

- повысить быстродействие прибора за счет уменьшения длин каналов.

Источники информации

1. Hollis М.А., Bozler C.O., Nichols K.B., Bergeron N.J. Vertical transistor device fabricated with semiconductor regrowth. Патент №US4903089 (A), МПК: H01L 29/80, заявл. 02.02.1988 г., опубл. 20.02.1990 г.

2. Brar B.P.S., На W. Vertical field-effect transistor and method of forming the same. Патент №US7663183, заявл. 19.06.2007 г., опубл. 16.02.2010 г.

3. Семенов А.В., Хан А.В., Хан В.А. Вертикальный полевой транзистор. Патент №RU2402105, МПК: H01L 29/772, заявл. 03.08.2009 г., опубл. 20.10.2010 г.

4.Маллер Р., Кейминс Т. Элементы интегральных схем. Пер. с англ. - М.: Мир, 1989 г., - с.543-551.

5. Зебров Г.И. Физические основы кремниевой наноэлектроники. - Бином. Лаборатория знаний, 2011 г. - с.34-35, 159-161.