Результат интеллектуальной деятельности: РАНГОВЫЙ СЕЛЕКТОР

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны ранговые селекторы (см., например, фиг. 1 в описании изобретения к патенту РФ 2676422, кл. G06G 7/52, 2018 г.), которые выполняют любую из операций min(x₁, …, x₆), ор₂(x₁, …, x₆), ор₃(x₁, …, x₆), op₄(x₁, …, x₆), ор₅(x₁, …, x₆), max(x₁, …, x₆), где op_k(x₁, …, x₆), есть операция выбора из шести входных аналоговых сигналов х₁, …, х₆ сигнала, который является k-ым по величине после минимального среди сигналов х₁, …, х₆.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных ранговых селекторов, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается параллельное выполнение операций min(x₁, …, x₆), ор₂(x₁, …, x₆), ор₃(x₁, …, x₆), op₄(x₁, …, x₆), ор₅(x₁, …, x₆), max(x₁, …, x₆).

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип ранговый селектор (фиг. 1 в описании изобретения к патенту РФ 2620199, кл. G06G 7/52, 2017 г.), который содержит два сортировщика, пять реляторов и выполняет любую из операций min(x₁, …, x₆), ор₂(x₁, …, x₆), ор₃(x₁, …, x₆), op₄(x₁, …, x₆), ор₅(x₁, …, x₆), max(x₁, …, x₆) есть операция выбора из шести входных аналоговых сигналов х₁, …, х₆ сигнала, являющегося k-ым по величине после минимального среди сигналов x₁, …, x₆.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности и низкое быстродействие, обусловленные соответственно тем, что не допускается параллельное выполнение операций min(x₁, …, x₆), ор₂(x₁, …, x₆), ор₃(x₁, …, x₆), op₄(x₁, …, x₆), ор₅(x₁, …, x₆), max(x₁, …, x₆) и максимальное время задержки распространения сигнала в прототипе определяется выражением τ₁+3×(τ₂+τ₃+τ₄), где τ₁, τ₂, τ₃, τ₄ есть длительности задержек, вносимых соответственно сортировщиком, компаратором, ключом, элементом ИСКЛЮЧАЮЩЕЕ ИЛИ.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения параллельного выполнения операций min(x₁, …, x₆), ор₂(x₁, …, x₆), ор₃(x₁, …, x₆), op₄(x₁, …, x₆), ор₅(x₁, …, x₆), max(x₁, …, x₆), где op_k(x_l, …, x₆) есть операция выбора из шести входных аналоговых сигналов х₁, …, х₆ сигнала, который является k-ым по величине после минимального среди сигналов х₁, …, х₆, и повышение быстродействия.

Указанный технический результат при осуществлении изобретения достигается тем, что в ранговом селекторе, содержащем два сортировщика и пять реляторов, каждый релятор содержит замыкающий и размыкающий ключи, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора, присоединенные соответственно к входам замыкающего и размыкающего ключей, первый, второй входы четвертого релятора соединены соответственно с выходом «med» первого, выходом «max» второго сортировщиков, особенность заключается в том, что в него введен аналогичный вышеупомянутым шестой релятор, в каждый релятор введены дополнительные замыкающий и размыкающий ключи, выходы которых объединены и образуют дополнительный выход релятора, в каждом реляторе неинвертирующий, инвертирующий входы и выход компаратора соединены соответственно с входами дополнительных размыкающего, замыкающего ключей и управляющим входом всех ключей, j-й вход первого и j-й вход второго сортировщиков соединены соответственно с выходом и дополнительным выходом j-го релятора, первый, второй входы пятого и первый, второй входы шестого реляторов подключены соответственно к выходу «min» первого, выходу «med» второго сортировщиков и дополнительному выходу четвертого, выходу пятого реляторов, а первый, второй входы j-го релятора и выход «min» второго, выход «max» первого сортировщиков соединены соответственно с (2×j-1)-ым, (2×j)-ым входами и первым, шестым выходами рангового селектора, второй, третий и четвертый, пятый выходы которого подключены соответственно к дополнительным выходам пятого, шестого реляторов и выходам шестого, четвертого реляторов.

На фиг. 1 и фиг. 2 представлены соответственно схема предлагаемого рангового селектора и схема релятора, использованного при построении указанного селектора.

Ранговый селектор содержит сортировщики 1₁, 1₂ и реляторы 2₁, …, 2₆. Каждый релятор содержит компаратор 3, выход которого соединен с управляющим входом замыкающего, размыкающего ключей 4₁, 4₂, подсоединенных выходами к выходу релятора, и дополнительных размыкающего, замыкающего ключей 4₃, 4₄, подсоединенных выходами к дополнительному выходу релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора 3, присоединенные соответственно к входам ключей 4₁, 4₃ и 4₂, 4₄. Первый, второй входы релятора 2₄ и j-e входы сортировщиков 1₁, 1₂ соединены соответственно с выходом «med» сортировщика 1₁, выходом «max» сортировщика 1₂ и выходом, дополнительным выходом релятора 2_j, первый, второй входы релятора 2₅ и первый, второй входы релятора 2₆ подключены соответственно к выходу «min» сортировщика 1₁, выходу «med» сортировщика 1₂ и дополнительному выходу релятора 2₄, выходу релятора 2₅, а первый, второй входы релятора 2_j и выход «min» сортировщика 1₂, выход «max» сортировщика 1₁ соединены соответственно с (2×j-1)-ым, (2×j)-ым входами и первым, шестым выходами рангового селектора, второй, третий и четвертый, пятый выходы которого подключены соответственно к дополнительным выходам реляторов 2₅, 2₆ и выходам реляторов 2₆, 2₄.

Работа предлагаемого рангового селектора осуществляется следующим образом. На его первый, …, шестой входы подаются соответственно подлежащие обработке аналоговые сигналы (напряжения) x₁, …, x₆. На выходах «max», «med», «min» сортировщика 1_i имеем

где и ∨, ⋅ есть соответственно сигналы на его первом, втором, третьем входах и символы операций max, min. Если сигнал на первом входе релятора (фиг. 2) больше либо меньше сигнала на его втором входе, то ключи 4₁, 4₄ соответственно замкнуты либо разомкнуты, а ключи 4₂, 4₃ соответственно разомкнуты либо замкнуты. Следовательно, релятор (фиг. 2) будет выделять на своих выходе и дополнительном выходе соответственно наибольший и наименьший из сигналов, действующих на его первом, втором входах. Таким образом, выходные сигналы z₁, …, z₆ предлагаемого селектора определяются выражениями

согласно которых можно записать

где есть количество неповторяющихся фрагментов , определяемое как число сочетаний из 6 по 7-r. Выражение (1) совпадает с видом n-арной поисковой функции (функция (6.7) на стр. 117 в книге Левин В.И. Бесконечнозначная логика в задачах кибернетики. М.: Радио и связь, 1982 г.), которая при n=6 реализует алгоритм выделения из множества {х₁, …, х₆} элемента х^(r) заданного ранга r∈{1, …, 6} (х⁽¹⁾=min(x₁, …, x₆), …, x⁽⁶⁾=max(х₁, …, x₆)). С учетом указанного, на первом, …, шестом выходах предлагаемого селектора получим z₁=x⁽¹⁾, …, z₆=х⁽⁶⁾.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый ранговый селектор обладает более широкими по сравнению с прототипом функциональными возможностями и более высоким быстродействием, так как обеспечивает параллельное выполнение операций min(x₁, …, x), op₂(x₁, …, x₆), ор₃(х₁, …, х₆), op₄(x₁, …, x₆), op₅(x₁, …, x₆), max(x₁, …, x₆), где op_k(x₁, …, x₆) есть операция выбора из шести входных аналоговых сигналов x₁, …, х₆ сигнала, который является k-ым по величине после минимального среди сигналов х₁, …, х₆, и максимальное время задержки распространения сигнала в предлагаемом селекторе равно τ₁+3×(τ₂+τ₃), где τ₁, τ₂, τ₃ есть длительности задержек, вносимых соответственно сортировщиком, компаратором, ключом.