ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (патент РФ 2248034, кл. G06F 7/38, 2005 г.; патент РФ 2281545, кл. G06F 7/57, 2006 г.), которые с помощью константной настройки реализуют любую из простых симметричных булевых функций τ₁, τ₂, τ_n-1, τ_n, зависящих от n аргументов - входных двоичных сигналов x₁, …, x_n ∈ {0,1}, при n=4.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка сигналов х₁, …, x_n при n>4.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2417404, кл. G06F 7/57, 2011 г.), который содержит шесть мажоритарных элементов и с помощью константной настройки реализует любую из простых симметричных булевых функций τ₁, τ₂, τ_n-1, τ_n, зависящих от n аргументов - входных двоичных сигналов х₁, …, x_n ∈ {0,1}, при n=4.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка сигналов х₁, …, x_n при n>4.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из простых симметричных булевых функций τ₁, τ₂, τ_n-1, τ_n, зависящих от n аргументов - входных двоичных сигналов, при n≥4.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем шесть мажоритарных элементов, которые имеют по три входа, особенность заключается в том, что в него дополнительно введены 3×n-12 (n≥4) аналогичных упомянутым мажоритарных элементов, все мажоритарные элементы сгруппированы в n-2 групп так, что каждая группа содержит три мажоритарных элемента, в каждой группе выходы первого и третьего мажоритарных элементов соединены соответственно с вторым и третьим входами второго мажоритарного элемента, выходы второго и третьего мажоритарных элементов предыдущей группы подключены соответственно к вторым входам первого и третьего мажоритарных элементов последующей группы, а первый вход первого мажоритарного элемента i-й группы, первый вход третьего мажоритарного элемента j-й группы и выход второго мажоритарного элемента (n-2)-й группы соединены соответственно с вторым настроечным входом и выходом логического преобразователя, первый настроечный вход которого подключен к первому входу второго мажоритарного элемента j-й группы.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит 3×n-6 (n≥4) мажоритарных элементов 1₁₁, …, 1_(n-2)3, которые имеют по три входа и сгруппированы в n-2 групп так, что j-я группа содержит элементы 1_j1, 1_j2, 1_j3, выходы элементов 1_j1 и 1_j3 соединены соответственно с вторым и третьим входами элемента 1_j2, вторые входы элементов и 1_i3 подключены соответственно к выходам элементов 1_(i-1)2 и 1_(i-1)3, а первые входы элементов 1_i1, 1_j3 и выход элемента 1_(n-2)2 соединены соответственно с вторым настроечным входом и выходом логического преобразователя, первый настроечный вход которого подключен к первому входу элемента 1_j2.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором настроечных входах фиксируются соответственно необходимые сигналы ƒ₁, ƒ₂ ∈ {0,l} константной настройки. На первый вход элемента 1₁₁ и второй вход элемента 1₁₃, второй вход элемента 1₁₁, третьи входы элементов , 1_j3 подаются соответственно подлежащие обработке двоичные сигналы x₁, x₂, x_j+2, x_j+1 ∈ {0,1}. На выходе элемента 1_jk имеем , где и ∨, ⋅ есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента определяется выражением

,

в котором ; . Ниже приведены значения указанного выражения, например, при i=2, i=3, i=4:

Согласно (1), (2), (3) на выходе предлагаемого преобразователя получим

,

где τ₁, τ₂, τ_n-1, τ_n есть простые симметричные булевы функции n аргументов х₁, …, x_n (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.); n≥4.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь обладает более широкими по сравнению с прототипом функциональными возможностями, так как с помощью константной настройки реализует любую из простых симметричных булевых функций τ₁, τ₂, τ_n-1, τ_n, зависящих от n аргументов - входных двоичных сигналов, при n≥4.