УСТРОЙСТВО И СПОСОБ КОДИРОВАНИЯ/ДЕКОДИРОВАНИЯ В СИСТЕМЕ МОБИЛЬНОЙ СВЯЗИ МНОЖЕСТВЕННОГО ДОСТУПА С КОДОВЫМ РАЗДЕЛЕНИЕМ КАНАЛОВ

Настоящее изобретение относится, в общем случае, к устройству и к способу кодирования/декодирования в системе мобильной связи МДКР (CDMA) (множественного доступа с кодовым разделением) и, в частности, к устройству и способу передачи канала указателя скорости передачи по обратному каналу связи (КУСП-ОБР) (R-RICH), используемому в системе мобильной связи с синхронной передачей данных.

В общем случае, функционирование схемы передачи с переменной скоростью передачи обеспечивают, по существу, посредством дополнительного обратного канала (ДК-ОБР) (R-SCH). В "схеме передачи с переменной скоростью передачи" подвижная станция произвольным образом изменяет скорость своей передачи. Изменение скорости передачи данных, в общем случае, приводит к изменению скорости передачи кодов с исправлением ошибок, используемых при построении кадра, частоты повторения символов, а также длины и типа кодов Уолша, используемых для разнесения по спектру. Следовательно, подвижная станция должна передать в базовую станцию уведомление о скорости передачи данных по дополнительному обратному каналу в текущий момент времени для того, чтобы приемник базовой станции мог правильно осуществлять прием по дополнительному обратному каналу. Предназначенный для этого канал называют каналом указателя скорости передачи по обратному каналу связи (КУСП-ОБР) (R-RICH).

Количество различных скоростей передачи данных, которые могут быть переданы подвижной станцией по дополнительному обратному каналу, зависит от количества дополнительных обратных каналов, которые могут быть одновременно использованы подвижной станцией. Количество дополнительных обратных каналов определяет базовая станция, которая во время процедуры установления телефонного соединения учитывает объем данных, предназначенный для передачи по обратному каналу, а затем передает сообщение об этом в подвижную станцию. Поэтому количество информационных битов, передаваемых по каналу указателя скорости передачи по обратному каналу связи, изменяется в зависимости от количества дополнительных обратных каналов. То есть, в том случае, когда количество дополнительных обратных каналов равно 1, подвижная станция посылает уведомление о скорости передачи данных по обратному каналу с использованием 4-х битов. А в том случае, когда количество дополнительных обратных каналов равно 2, подвижная станция посылает уведомление о скорости передачи данных по обратному каналу с использованием 7-ми битов. Поскольку количество дополнительных обратных каналов, которые могут быть одновременно использованы подвижной станцией, не может быть изменено до тех пор, пока из базовой станции не будет принята специальная команда, подвижная станция осуществляет передачу по каналу указателя скорости передачи по обратному каналу связи либо информации, состоящей из 7-ми битов, либо информации, состоящей из 4-х битов. То есть, подвижная станция никогда не осуществляет одновременную передачу информации, состоящей из 4-х битов, и информации, состоящей из 7-ми битов. В качестве кода с исправлением ошибок, используемого в канале указателя скорости передачи по обратному каналу связи, обычно задают код типа (24,4) или типа (24,7).

Недостаток канала указателя скорости передачи по обратному каналу связи (КУСП-ОБР) (R-RICH) состоит в том, что количество передаваемых битов, посредством которых осуществляют передачу сведений о скоростях передачи по обратному каналу связи, зависит только от количества дополнительных обратных каналов. То есть, при определении количества битов, передаваемых по дополнительному обратному каналу, не учитывают количество различных скоростей передачи данных, на которых подвижная станция может осуществлять передачу по дополнительному обратному каналу. В том случае, когда количество передаваемых битов задают вне зависимости от количества различных скоростей передачи данных, на которых подвижная станция может производить передачу по дополнительному обратному каналу, может оказаться, что подвижная станция осуществляет передачу большего количества битов, чем фактически требуемое количество битов. Например, в том случае, когда количество дополнительных обратных каналов равно 1, а количество различных скоростей передачи данных (или их "разновидностей"), на которых подвижная станция может осуществлять передачу по дополнительному обратному каналу, равно 4, минимальное количество битов, необходимых для передачи сведений о скоростях передачи данных, равно 2. Однако в системах из известного уровня техники, в том случае, когда количество дополнительных обратных каналов равно 1, минимальное количество битов, требуемых для передачи сведений о скоростях передачи данных, равно 4.

В общепринятом способе, в котором количество битов, предназначенных для передачи по каналу указателя скорости передачи по обратному каналу связи, зависит от количества дополнительных обратных каналов, количество битов, передаваемых по каналу указателя скорости передачи по обратному каналу связи, превышает их необходимое количество. Передача избыточного количества битов по каналу указателя скорости передачи по обратному каналу приводит к возрастанию скорости кодирования посредством устройства кодирования, что затрудняет применение оптимального способа кодирования.

На фиг.1 показана структура передатчика КУСП-ОБР (R-RICH). Со ссылкой на фиг.1, устройство 100 кодирования осуществляет кодирование указателя скорости передачи на входе, состоящего либо из 4-х битов, либо из 7-ми битов, и осуществляет вывод 24-х закодированных символов. Повторитель 110 символов выполняет 16-кратное повторение 24-х закодированных символов, поступивших из устройства 100 кодирования. Преобразователь 120 сигнала выполняет операцию преобразования сигнала с закодированными символами, полученными с выхода повторителя 110 символов, путем их преобразования из 0 в 1 и из 1 в -1. Устройство 130 разнесения по спектру осуществляет разнесение символов, подвергнутых преобразованию сигнала, по спектру.

Как показано на фиг.1, указатель скорости передачи состоит из 4-х битов или из 7-ми битов, а перед передачей осуществляют его кодирование в виде 24-х закодированных символов. В случае возникновения ошибок при передаче закодированного указателя скорости передачи в виде закодированных символов, указатель скорости передачи может неправильно указывать скорость передачи кода по соответствующему дополнительному обратному каналу, частоту повторения символов, а также длину и вид кода Уолша, посредством которого осуществляют разнесение по спектру. В результате, приемник не может правильно осуществлять анализ дополнительного обратного канала. Поэтому кодирование указателя скорости передачи необходимо осуществлять посредством устройства кодирования типа (24,4) или типа (24,7), имеющего хорошую производительность. Помимо этого, для обеспечения выполнения анализа соответствующего дополнительного канала декодирование указателя скорости передачи необходимо осуществлять с максимально возможной скоростью.

Следовательно, задачей настоящего изобретения является создание такого устройства и способа кодирования указателя скорости передачи, которые имеют оптимальную производительность.

Другой задачей настоящего изобретения является создание такого устройства и способа кодирования указателя скорости передачи, которые являются наиболее простыми.

Еще одной задачей настоящего изобретения является создание такого устройства и способа, посредством которых сводят к минимуму сложность аппаратных средств за счет использования способа удаления (прокалывания) отдельных символов расширенного кода Рида-Мюллера первого порядка таким образом, чтобы процесс декодирования мог быть выполнен посредством быстрого обратного преобразования Адамара.

Еще одной задачей настоящего изобретения является создание такого устройства и способа, посредством которых осуществляют использование оптимального кодового слова за счет применения способа удаления отдельных символов расширенного кода Рида-Мюллера первого порядка таким образом, чтобы процесс декодирования мог быть выполнен посредством быстрого обратного преобразования Адамара.

Еще одной задачей настоящего изобретения является создание такого устройства и способа, посредством которых сводят к минимуму сложность аппаратных средств за счет минимизации длины ортогонального кода перед удалением его отдельных символов.

Еще одной задачей настоящего изобретения является создание такого устройства и способа, посредством которых не только сводят к минимуму сложность аппаратных средств, осуществляя удаление отдельных символов расширенного ортогонального кода, но также осуществляют генерацию кода, который является оптимальным с точки зрения эффективности исправления ошибок.

Еще одной задачей настоящего изобретения является создание такого устройства и способа, посредством которых сводят к минимуму сложность аппаратных средств и выполняют все операции кодирования, начиная с кодирования типа (24,1) и заканчивая кодированием типа (24,7), осуществляя генерацию кода, который является оптимальным с точки зрения эффективности исправления ошибок.

В соответствии с одной из особенностей настоящего изобретения, в нем предложен способ кодирования в системе мобильной связи, посредством которого осуществляют прием от 1-го до 7-ми входных информационных битов и вывод потока закодированных символов, содержащего в себе 24 закодированных символа, зависящих от заранее заданного количества входных информационных битов. Способ кодирования содержит в себе следующие операции: (a) выполняют кодирование входных информационных битов посредством кодов Уолша W1, W2, W4, W8 и W16 и масок М1 и M2, все из которых имеют заранее заданную длину, и осуществляют вывод потока закодированных символов, содержащего в себе заранее заданное количество закодированных символов; (б) заранее определяют множество совокупностей местоположений удаляемых символов, соответствующих каждому из возможных вариантов количества входных информационных битов, и определяют местоположения удаляемых символов, соответствующие количеству входных информационных битов, из заранее определенных совокупностей местоположений удаляемых символов; и (в) из потока закодированных символов, содержащего в себе заранее заданное количество закодированных символов, удаляют отдельные закодированные символы, находящиеся в полученных в результате операции определения местоположениях удаляемых символов, и осуществляют вывод потока закодированных символов, содержащего в себе 24 закодированных символа.

В соответствии с другой особенностью настоящего изобретения, в нем предложено устройство кодирования в системе мобильной связи, посредством которого осуществляют прием от 1-го до 7-ми входных информационных битов и вывод потока закодированных символов, содержащего в себе 24 закодированных символа, зависящих от заранее заданного количества входных информационных битов. Устройство кодирования содержит в себе: генератор кодов Уолша, посредством которого осуществляют генерацию 5-ти различных кодов Уолша W1, W2, W4, W8 и W16, имеющих заранее заданную длину; генератор масок, посредством которого осуществляют генерацию 2-х различных масок M1 и M2; множество умножителей, посредством которых взаимно-однозначным способом выполняют умножение входных информационных битов на коды Уолша W1, W2, W4, W8 и W16 и маски М1 и M2 и осуществляют вывод заранее заданного количества потоков закодированных символов; средство выполнения операции "исключающее ИЛИ", посредством которого выполняют операцию "исключающее ИЛИ" над потоками закодированных символов, поступающими из умножителей, и осуществляют вывод одного потока закодированных символов; и устройство удаления отдельных символов, посредством которого определяют местоположения удаляемых символов, соответствующие количеству входных информационных битов, во множестве совокупностей местоположений удаляемых символов, соответствующих каждому из возможных вариантов количества входных информационных битов, выполняют удаление из потока закодированных символов, поступающего из средства выполнения операции "исключающее ИЛИ", закодированных символов, расположенных в тех местоположениях удаляемых символов, которые получены в результате операции определения, и осуществляют вывод потока закодированных символов, содержащего в себе 24 закодированных символа.

В соответствии с еще одной особенностью настоящего изобретения, в нем предложен способ декодирования в системе мобильной связи, посредством которого осуществляют прием потока закодированных символов, содержащего в себе 24 закодированных символа, и вывод от 1-го до 7-ми входных информационных битов, полученных из потока закодированных символов. Способ декодирования содержит в себе следующие операции: определяют местоположения удаленных символов исходя из информации о длине последовательности входных информационных битов; вставляют нули (0) в полученные в результате операции определения местоположения удаленных символов в потоке закодированных символов и осуществляют вывод потока закодированных символов, содержащего в себе заранее заданное количество закодированных символов; измеряют значения корреляции потока закодированных символов, в который вставлены нули, с кодами Уолша W1, W2, W4, W8 и W16 и с масками M1 и M2, имеющими конкретную длину, определенную исходя из информации о длине последовательности входных информационных битов; и осуществляют вывод входных информационных битов исходя из измеренных значений корреляции.

В соответствии с еще одной особенностью настоящего изобретения, в нем предложено устройство декодирования в системе мобильной связи, посредством которого осуществляют прием потока закодированных символов, содержащего в себе 24 закодированных символа, и вывод от 1-го до 7-ми входных информационных битов, полученных из потока закодированных символов. Устройство декодирования содержит в себе устройство вставки нулей, посредством которого осуществляют вставку нулей (0) в различные местоположения удаленных символов в потоке закодированных символов в зависимости от информации о длине последовательности входных информационных битов; устройство измерения корреляции, посредством которого осуществляют измерение значений корреляции потока закодированных символов, в который вставлены нули, с кодами Уолша W1, W2, W4, W8 и W16 и с масками M1 и M2, длину которых определяют исходя из информации о длине последовательности входных информационных битов; и корреляционный компаратор, посредством которого осуществляют вывод входных информационных битов исходя из измеренных значений корреляции.

Вышеуказанные и иные задачи, отличительные признаки и преимущества настоящего изобретения станут более очевидными из приведенного ниже подробного описания при его рассмотрении в совокупности с сопроводительными чертежами, на которых:

На фиг.1 показана структура передатчика КУСП-ОБР (канала указателя скорости передачи по обратному каналу связи) в обычной системе мобильной связи МДКР;

на фиг.2 показана структура устройства оптимального кодирования типа (24,4) в системе мобильной связи МДКР согласно варианту осуществления настоящего изобретения;

на фиг.3 показана структура кодового слова согласно варианту осуществления настоящего изобретения;

на фиг.4 показана структура устройства оптимального кодирования типа (24,7) в системе мобильной связи МДКР согласно варианту осуществления настоящего изобретения;

на фиг.5 показана структура устройства кодирования, служащего как в качестве устройства оптимального кодирования типа (24,4), так и в качестве устройства оптимального кодирования типа (24,7), в системе мобильной связи МДКР согласно варианту осуществления настоящего изобретения;

на фиг.6 показана структура устройства декодирования в системе мобильной связи МДКР согласно варианту осуществления настоящего изобретения;

на фиг.7 показана структура устройства кодирования типа (24,4), основанного на порождающей матрице из варианта осуществления настоящего изобретения;

на фиг.8 показана структура устройства кодирования типа (24,7), основанного на порождающей матрице из варианта осуществления настоящего изобретения;

на фиг.9 показана видоизмененная структура устройства кодирования, используемого в качестве всех устройств кодирования, начиная с устройства оптимального кодирования типа (24,1) и заканчивая устройством оптимального кодирования типа (24,7), в системе мобильной связи МДКР согласно варианту осуществления настоящего изобретения;

на фиг.10 показана структура передатчика КУСП-ОБР (R-RICH), посредством которого обеспечивают минимальное количество битов, присвоенных указателю скорости передачи, согласно варианту осуществления настоящего изобретения;

на фиг.11 показана структура устройства кодирования типа (24,1), входящего в состав передатчика согласно варианту осуществления настоящего изобретения;

на фиг.12 показано устройство кодирования типа (24,1), основанное на порождающей матрице из фиг.11;

на фиг.13 показана структура устройства кодирования типа (24,2), входящего в состав передатчика согласно варианту осуществления настоящего изобретения;

на фиг.14 показано устройство кодирования типа (24,2), основанное на порождающей матрице из фиг.13;

на фиг.15 показана структура устройства кодирования типа (24,3), входящего в состав передатчика согласно варианту осуществления настоящего изобретения;

на фиг.16 показано устройство кодирования типа (24,3), основанное на порождающей матрице из фиг.15;

на фиг.17 показана структура устройства кодирования типа (24,5), входящего в состав передатчика согласно варианту осуществления настоящего изобретения;

на фиг.18 показано устройство кодирования типа (24,5), основанное на порождающей матрице из фиг.17;

на фиг.19 показана структура расширенного ортогонального кода согласно варианту осуществления настоящего изобретения;

на фиг.20 показана структура устройства кодирования типа (24,6), входящего в состав передатчика согласно варианту осуществления настоящего изобретения; и

на фиг.21 показано устройство кодирования типа (24,6), основанное на порождающей матрице из фиг.20.

Ниже приведено описание предпочтительного варианта осуществления настоящего изобретения со ссылкой на сопроводительные чертежи. В приведенном ниже описании отсутствует подробное описание известных функций или устройств, поскольку это затруднило бы понимание предмета изобретения из-за наличия излишних подробностей.

В общем случае, критерием оценки эффективности линейных кодов с исправлением ошибок служит распределение расстояния Хемминга для кодовых слов в кодах с исправлением ошибок. Посредством "расстояния Хемминга" указывают количество ненулевых символов в кодовом слове. То есть, для определенного кодового слова ‘0111’ количество единиц (1), содержащихся в кодовом слове, равно 3, поэтому расстояние Хемминга равно 3. Наименьшее из значений расстояний Хемминга называют "минимальным расстоянием d_min", а увеличение минимального расстояния в кодовом слове повышает эффективность исправления ошибок посредством кодов с исправлением ошибок. Другими словами, понятие "оптимальный код" означает собой код, имеющий оптимальную эффективность исправления ошибок. Этот вопрос подробно рассмотрен в публикации Ф.Дж.Маквильямса и Н.Дж.Эй.Слоэна "Теория кодов с исправлением ошибок", издательство "Северная Голландия" (The Theory of Error-Correcting Codes, F.J.Macwilliams, N.J.A. Sloane, North-Holland). Кроме того, в статье А.И.Броуэра и Тома Верхоэффа "Обновленная таблица границ минимальных расстояний для линейных двоичных кодов", Труды ИИЭР (Института инженеров по электротехнике и радиоэлектронике, США) по теории информации, том 39, №2, март 1993 г. (Table of Minimum-Distance Bounds for Binary Linear Codes by A.E. Brouwer and Tom Verhoeff, IEEE Transactions on information Theory, Vol. 39, No.2, March 1993) раскрыто минимальное межкодовое расстояние, зависящее от входных и выходных значений линейных двоичных кодов, для получения оптимального кода.

На фиг.10 показана структура передатчика КУСП-ОБР (R-RICH), посредством которого обеспечивают минимизацию количества битов, присвоенных указателю скорости передачи, согласно варианту осуществления настоящего изобретения. Со ссылкой на фиг.10, посредством устройства 1200 кодирования осуществляют кодирование указателя скорости передачи, состоящего из k битов, и вывод потока закодированных символов, содержащего в себе 24 закодированных символа. Количество битов k, присвоенных указателю скорости передачи, задают в зависимости от количества различных скоростей передачи данных, на которых подвижная станция может осуществлять передачу по дополнительному обратному каналу. В зависимости от количества k входных битов устройство 1200 кодирования служит в качестве любого из следующих устройств кодирования: устройства кодирования типа (24,1), устройства кодирования типа (24,2), устройства кодирования типа (24,3), устройства кодирования типа (24,4), устройства кодирования типа (24,5), устройства кодирования типа (24,6) или устройства кодирования типа (24,7). Повторитель 1210 символов выполняет 16-кратное повторение 24-х закодированных символов, поступивших из устройства 1200 кодирования. Преобразователь 1220 сигнала выполняет операцию преобразования сигнала с закодированными символами, полученными с выхода повторителя 1210 символов, путем их преобразования из 0 в 1 и из 1 в -1. Устройство 1230 разнесения по спектру осуществляет разнесение символов, подвергнутых преобразованию сигнала, по спектру.

Как указано выше, минимизация количества битов, присвоенных указателю скорости передачи, приводит к уменьшению скорости генерации кода в устройстве кодирования, что, следовательно, обеспечивает улучшение пропускной способности канала указателя скорости передачи.

Устройство кодирования, посредством которого осуществляют кодирование канала указателя скорости передачи, содержит в себе устройство кодирования типа (24,1), устройство кодирования типа (24,2), устройство кодирования типа (24,3), устройство кодирования типа (24,4), устройство кодирования типа (24,5), устройство кодирования типа (24,6) и устройство кодирования типа (24,7). Согласно изложенному в вышеупомянутой статье, устройство оптимального линейного кодирования типа (24,1), на вход которого поступает 1 бит, а на выходе которого получают 24 бита, имеет максимальное расстояние, равное 24; устройство оптимального линейного кодирования типа (24,2), на вход которого поступает 2 бита, а на выходе которого получают 24 бита, имеет максимальное расстояние, равное 16; устройство оптимального линейного кодирования типа (24,3), на вход которого поступает 3 бита, а на выходе которого получают 24 бита, имеет максимальное расстояние, равное 13; устройство оптимального линейного кодирования типа (24,4), на вход которого поступает 4 бита, а на выходе которого получают 24 бита, имеет максимальное расстояние, равное 12; устройство оптимального линейного кодирования типа (24,5), на вход которого поступает 5 битов, а на выходе которого получают 24 бита, имеет максимальное расстояние, равное 12; устройство оптимального линейного кодирования типа (24,6), на вход которого поступает 6 битов, а на выходе которого получают 24 бита, имеет максимальное расстояние, равное 10; а устройство оптимального линейного кодирования типа (24,7), на вход которого поступает 7 битов, а на выходе которого получают 24 бита, имеет максимальное расстояние, равное 10.

Ниже приведено поочередное описание устройств кодирования, начиная с устройства кодирования типа (24,1) и заканчивая устройством кодирования типа (24,7), посредством которых осуществляют кодирование указателя скорости передачи.

1. Устройство кодирования типа (24,1)

Посредством предложенного в настоящем изобретении устройства кодирования типа (24,1) осуществляют генерацию оптимального кода (24,1) путем 32-кратного повторения кода Рида-Мюллера типа (2,1), после чего из повторяющегося кода удаляют 40 отдельных символов. Несмотря на то что существует множество способов создания кода типа (24,1), использование способа удаления отдельных символов кода Рида-Мюллера первого порядка согласно варианту осуществления настоящего изобретения позволяет не только свести к минимуму сложность аппаратных средств, но также создать такое кодовое слово, которое является оптимальным с точки зрения эффективности исправления ошибок. Предполагают, что генерацию кодов с исправлением ошибок в варианте осуществления настоящего изобретения осуществляют с использованием кода Рида-Мюллера. К тому же, существует возможность свести к минимуму сложность аппаратных средств путем минимизации длины кода Рида-Мюллера перед удалением его отдельных символов.

Получение последовательности закодированных символов длиной 24 бита на выходе устройства кодирования типа (24,1) осуществляют путем 32-кратного повторения 2-х закодированных символов, полученных с выхода генератора кода Рида-Мюллера типа (2,1), и последующего удаления 40 отдельных символов из повторяющихся закодированных символов. Изменение местоположений удаляемых символов при удалении этих 40 отдельных символов из последовательности повторяющихся закодированных символов длиной 64 бита приводит к изменению минимального расстояния d_min кодового слова. Следовательно, для реализации устройства кодирования типа (24,1), обладающего высокой эффективностью исправления ошибок в последовательности закодированных символов длиной 64 бита, важно осуществить вычисление таких местоположений удаляемых символов, посредством которых может быть получено наибольшее минимальное расстояние.

Наиболее простой схемой удаления символов из этих 40 местоположений удаляемых символов, которую необходимо применить для осуществления генерации оптимального линейного кода типа (24,1), является следующая: {четные местоположения удаляемых символов и местоположения 1, 3, 5, 7, 9, 11, 13, 15}. В этом случае передатчик и приемник системы мобильной связи, производящие передачу 1-го информационного бита посредством способа кодирования/декодирования из настоящего изобретения, заранее осуществляют обмен данными о местоположении этих 40 удаляемых символов или выполняют их предварительное запоминание иным способом. Местоположения удаляемых символов обычно указывают в протоколе связи. В альтернативном варианте информация о местоположении удаляемых символов может быть заранее предоставлена посредством передатчика.

Ниже приведено описание способа кодирования посредством оптимального кода типа (24,1) согласно варианту осуществления настоящего изобретения со ссылкой на фиг.11. На фиг.11 показана структура устройства кодирования, входящего в состав передатчика согласно варианту осуществления настоящего изобретения. Со ссылкой на фиг.11, в устройство 1300 кодирования Рида-Мюллера типа (2,1) подают один входной информационный бит a0. Здесь входной информационный бит a0 представляет собой указатель скорости передачи. Устройство 1300 кодирования Рида-Мюллера осуществляет кодирование входного информационного бита a0 и вывод последовательности закодированных символов длиной 2 бита (или потока закодированных символов). Закодированные символы образуют собой код Рида-Мюллера. Эти 2 закодированных символа подают в повторитель 1310. Повторитель 1310 осуществляет вывод 64-х закодированных символов путем 32-кратного повторения 2-х полученных закодированных символов. После получения этих 64-х закодированных символов устройство 1320 удаления отдельных символов удаляет из полученных 64-х закодированных символов те закодированные символы, которые расположены в 40 оптимальных местоположениях удаляемых символов, и осуществляет вывод последовательности закодированных символов длиной 24 бита. Устройство 1320 удаления отдельных символов удаляет из 64-х полученных закодированных символов символы с четными номерами, а также 1-й, 3-й, 5-й, 7-й, 9-й, 11-й, 13-й и 15-й символы, которые расположены в вышеуказанных 40 оптимальных местоположениях удаляемых символов, а затем осуществляет вывод 24-х закодированных символов.

В общей теории кодирования отображение взаимосвязи между входной информацией и закодированными символами осуществляют посредством порождающей матрицы. При наличии операций повторения символов и удаления отдельных символов порождающая матрица для конечного устройства кодирования типа (24,1) имеет следующий вид:

уравнение 1

M=[1111 1111 1111 1111 1111 1111].

Посредством порождающей матрицы из уравнения 1 осуществляют выбор 24-х символов в первой строке в том случае, если входной сигнал, состоящий из 1-го бита, равен 1, и не осуществляют выбор ни одного символа в том случае, если входной сигнал, состоящий из 1-го бита, равен 0. В том случае, когда не выбран ни один символ, поток символов состоит из 24-х нулей (0).

На фиг.12 показано устройство кодирования типа (24,1), основанное на вышеуказанной порождающей матрице. Со ссылкой на фиг.12, входной информационный бит a0, имеющий значение 0 или 1, подают в умножитель 1410. В тот же самый момент времени генератор 1400 сигналов осуществляет вывод одного потока символов, представляющего собой порождающую матрицу, хранящуюся в запоминающем устройстве. То есть, в генераторе 1400 сигналов запоминают поток символов R1=1111 1111 1111 1111 1111 1111, имеющий длину 24 бита и соответствующий порождающей матрице, хранящейся в запоминающем устройстве, а поток R1 запомненных символов подают в умножитель 1410. Затем в умножителе 1410 выполняют умножение символов из потока R1 символов на входной информационный бит a0 и осуществляют вывод потока закодированных символов длиной 24 бита.

2. Устройство кодирования типа (24,2)

Посредством предложенного в настоящем изобретении устройства кодирования типа (24,2) осуществляют генерацию оптимального кода (24,2) путем 8-кратного повторения кода Рида-Мюллера типа (4,2), после чего из повторяющегося кода удаляют 8 отдельных символов. Несмотря на то что существует множество способов создания кода типа (24,2), использование способа удаления отдельных символов кода Рида-Мюллера первого порядка согласно варианту осуществления настоящего изобретения позволяет не только свести к минимуму сложность аппаратных средств, но также создать такое кодовое слово, которое является оптимальным с точки зрения эффективности исправления ошибок. Предполагают, что генерацию кодов с исправлением ошибок в варианте осуществления настоящего изобретения осуществляют с использованием кода Рида-Мюллера. К тому же, существует возможность свести к минимуму сложность аппаратных средств путем минимизации длины кода Рида-Мюллера перед удалением его отдельных символов.

Получение последовательности закодированных символов длиной 24 бита на выходе устройства кодирования типа (24,2) осуществляют путем 8-кратного повторения 4-х закодированных символов, полученных с выхода генератора кода Рида-Мюллера типа (4,2), и последующего удаления 8-ми отдельных символов из повторяющихся закодированных символов. Изменение местоположений удаляемых символов при удалении этих 8-ми отдельных символов из последовательности повторяющихся закодированных символов длиной 32 бита, приводит к изменению минимального расстояния d_min кодового слова. Следовательно, для реализации устройства кодирования типа (24,2), обладающего высокой эффективностью исправления ошибок в последовательности закодированных символов длиной 32 бита, важно осуществить вычисление таких местоположений удаляемых символов, посредством которых может быть получено наибольшее минимальное расстояние.

Наиболее простой схемой удаления символов из этих 8-ми местоположений удаляемых символов, которую необходимо применить для осуществления генерации оптимального линейного кода типа (24,2), является следующая: {0, 4, 8, 12, 16, 20, 24, 28}. В этом случае передатчик и приемник системы мобильной связи, производящие передачу 2-х информационных битов посредством способа кодирования/декодирования из настоящего изобретения, заранее осуществляют обмен данными о местоположении этих 8-ми удаляемых символов или выполняют их предварительное запоминание иным способом. Местоположения удаляемых символов обычно указывают в протоколе связи. В альтернативном варианте информация о местоположении удаляемых символов может быть заранее предоставлена посредством передатчика.

Ниже приведено описание способа кодирования посредством оптимального кода типа (24,2) согласно варианту осуществления настоящего изобретения со ссылкой на фиг.13. На фиг.13 показана структура устройства кодирования, входящего в состав передатчика согласно варианту осуществления настоящего изобретения. Со ссылкой на фиг.13, в устройство 1500 кодирования Рида-Мюллера типа (4,2) подают два входных информационных бита а0 и а1. Здесь входные информационные биты а0 и а1 образуют собой указатель скорости передачи. Устройство 1500 кодирования Рида-Мюллера осуществляет кодирование входных информационных битов а0 и а1 и вывод последовательности закодированных символов длиной 4 бита (или потока закодированных символов). Закодированные символы образуют собой код Рида-Мюллера. Эти 4 закодированных символа подают в повторитель 1510. Повторитель 1510 осуществляет вывод 32-х закодированных символов путем 8-кратного повторения полученных последовательностей закодированных символов длиной 4 бита. После получения 32-х закодированных символов устройство 1320 удаления отдельных символов удаляет из этих 32-х закодированных символов 0-й, 4-й, 8-й, 12-й, 16-й, 20-й, 24-й и 28-й символы, находящиеся в вышеуказанных 8-ми оптимальных местоположениях удаляемых символов, и таким образом осуществляет вывод 24-х закодированных символов.

В общей теории кодирования отображение взаимосвязи между входной информацией и закодированными символами осуществляют посредством порождающей матрицы. При наличии операций повторения символов и удаления отдельных символов порождающая матрица для конечного устройства кодирования типа (24,2) имеет следующий вид:

уравнение 2

Посредством порождающей матрицы из уравнения 2 осуществляют выбор 24-х символов из первой строки в том случае, если первый входной информационный бит из 2-х входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если первый входной информационный бит равен 0. Посредством этой порождающей матрицы осуществляют выбор 24-х символов из второй строки в том случае, если второй входной информационный бит из 2-х входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если второй входной информационный бит равен 0. Генерацию потока закодированных символов для входных информационных битов осуществляют посредством операции "исключающее ИЛИ", которую выполняют посимвольным способом для всех выбранных потоков.

На фиг.14 показано устройство кодирования типа (24,2), основанное на вышеуказанной порождающей матрице. Со ссылкой на фиг.14, из входных информационных битов а0 и а1, принимающих значения 0 или 1, входной информационный бит а0 подают в соответствующий умножитель 1620, а входной информационный бит а1 подают в соответствующий умножитель 1622. В тот же самый момент времени генератор 1600 сигналов осуществляет вывод в соответствующие умножители двух потоков символов, образующих собой порождающую матрицу, хранящуюся в запоминающем устройстве. То есть, в генераторе 1600 сигналов запоминают поток символов R1=101 101 101 101 101 101 101 101, имеющий длину 24 бита и соответствующий первой строке порождающей матрицы, хранящейся в запоминающем устройстве, и подают поток R1 запомненных символов в умножитель 1620. Кроме того, в генераторе 1600 сигналов запоминают поток символов R2=011 011 011 011 011 011 011 011, имеющий длину 24 бита и соответствующий второй строке порождающей матрицы, хранящейся в запоминающем устройстве, и подают поток R2 запомненных символов в умножитель 1622. Затем в умножителе 1620 выполняют умножение символов из потока R1 символов на входной информационный бит a0 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 1640 выполнения операции "исключающее ИЛИ". Помимо этого, в умножителе 1622 выполняют умножение символов из потока R2 символов на входной информационный бит a1 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 1640 выполнения операции "исключающее ИЛИ". После этого средство 1640 выполнения операции "исключающее ИЛИ" осуществляет посимвольное выполнение операции "исключающее ИЛИ" над двумя полученными потоками символов, каждый из которых имеет длину 24 бита, и вывод потока закодированных символов длиной 24 бита.

3. Устройство кодирования типа (24,3)

Посредством предложенного в настоящем изобретении устройства кодирования типа (24,3) осуществляют генерацию оптимального кода типа (24,3) путем 4-кратного повторения кода Рида-Мюллера типа (8,3), после чего из повторяющегося кода удаляют 8 отдельных символов. Несмотря на то что существует множество способов создания кода типа (24,3), использование способа удаления отдельных символов кода Рида-Мюллера первого порядка согласно варианту осуществления настоящего изобретения позволяет не только свести к минимуму сложность аппаратных средств, но также создать такое кодовое слово, которое является оптимальным с точки зрения эффективности исправления ошибок. Предполагают, что генерацию кодов с исправлением ошибок в варианте осуществления настоящего изобретения осуществляют с использованием кода Рида-Мюллера. К тому же, существует возможность свести к минимуму сложность аппаратных средств путем минимизации длины кода Рида-Мюллера перед удалением его отдельных символов.

Получение последовательности закодированных символов длиной 24 бита на выходе устройства кодирования типа (24,3) осуществляют путем 4-кратного повторения 8-ми закодированных символов, полученных с выхода генератора кода Рида-Мюллера типа (8,3), и последующего удаления 8-ми отдельных символов из повторяющихся закодированных символов. Изменение местоположений удаляемых символов при удалении этих 8-ми отдельных символов из последовательности повторяющихся закодированных символов длиной 32 бита приводит к изменению минимального расстояния d_min кодового слова. Следовательно, для реализации устройства кодирования типа (24,3), обладающего высокой эффективностью исправления ошибок в последовательности закодированных символов длиной 32 бита, важно осуществить вычисление таких местоположений удаляемых символов, посредством которых может быть получено наибольшее минимальное расстояние.

Наиболее простой схемой удаления символов из этих 8-ми местоположений удаляемых символов, которую необходимо применить для осуществления генерации оптимального линейного кода типа (24,3), является следующая: {0, 3, 5, 6, 7, 8, 16, 24}. В этом случае передатчик и приемник системы мобильной связи, производящие передачу 3-х информационных битов посредством способа кодирования/декодирования из настоящего изобретения, заранее осуществляют обмен данными о местоположении этих 8-ми удаляемых символов или выполняют их предварительное запоминание иным способом. Местоположения удаляемых символов обычно указывают в протоколе связи. В альтернативном варианте информация о местоположении удаляемых символов может быть заранее предоставлена посредством передатчика.

Ниже приведено описание способа кодирования посредством оптимального кода типа (24,3) согласно варианту осуществления настоящего изобретения со ссылкой на фиг.15. На фиг.15 показана структура устройства кодирования, входящего в состав передатчика согласно варианту осуществления настоящего изобретения. Со ссылкой на фиг.15, в устройство 1700 кодирования Рида-Мюллера типа (8,3) подают три входных информационных бита а0, а1 и а2. Здесь входные информационные биты а0, а1 и а2 образуют собой указатель скорости передачи. Устройство 1700 кодирования Рида-Мюллера осуществляет кодирование входных информационных битов а0, а1 и а2 и вывод последовательности закодированных символов длиной 8 битов (или потока закодированных символов). Закодированные символы образуют собой код Рида-Мюллера. Эти 8 закодированных символов подают в повторитель 1710. Повторитель 1710 осуществляет вывод 32-х закодированных символов путем четырехкратного повторения полученных последовательностей закодированных символов длиной по 8 битов. После получения 32-х закодированных символов устройство 1720 удаления отдельных символов удаляет из этих 32-х закодированных символов 0-й, 3-й, 5-й, 6-й, 7-й, 8-й, 16-й и 24-й символы, находящиеся в вышеуказанных 8-ми оптимальных местоположениях удаляемых символов, и осуществляет вывод 24-х закодированных символов.

В общей теории кодирования отображение взаимосвязи между входной информацией и закодированными символами осуществляют посредством порождающей матрицы. При наличии операций повторения символов и удаления отдельных символов порождающая матрица для конечного устройства кодирования типа (24,3) имеет следующий вид:

уравнение 3

Посредством порождающей матрицы из уравнения 3 осуществляют выбор 24-х символов из первой строки в том случае, если первый входной информационный бит из 3-х входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если первый входной информационный бит равен 0. Посредством этой порождающей матрицы осуществляют выбор 24-х символов из второй строки в том случае, если второй входной информационный бит из 3-х входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если второй входной информационный бит равен 0. Кроме того, посредством этой порождающей матрицы осуществляют выбор 24-х символов из третьей строки в том случае, если третий входной информационный бит из 3-х входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если третий входной информационный бит равен 0. Генерацию потока закодированных символов для входных информационных битов осуществляют посредством операции "исключающее ИЛИ", которую выполняют посимвольным способом для всех выбранных потоков.

На фиг.16 показано устройство кодирования типа (24,3), основанное на вышеуказанной порождающей матрице. Со ссылкой на фиг.16, из входных информационных битов а0, а1 и а2, принимающих значения 0 или 1, входной информационный бит а0 подают в соответствующий умножитель 1820, входной информационный бит а1 подают в соответствующий умножитель 1822, а входной информационный бит а2 подают в соответствующий умножитель 1824. В тот же самый момент времени генератор 1800 сигналов осуществляет вывод в соответствующие умножители трех потоков символов, образующих собой порождающую матрицу, хранящуюся в запоминающем устройстве. То есть, в генераторе 1800 сигналов запоминают поток символов R1 = 100 101 0101 101 0101 101 0101, имеющий длину 24 бита и соответствующий первой строке порождающей матрицы, хранящейся в запоминающем устройстве, и подают поток R1 запомненных символов в умножитель 1820. В генераторе 1800 сигналов запоминают поток символов R2 = 010 011 0011 011 0011 011 0011, имеющий длину 24 бита и соответствующий второй строке порождающей матрицы, хранящейся в запоминающем устройстве, и подают поток R2 запомненных символов в умножитель 1822. Кроме того, в генераторе 1600 сигналов запоминают поток символов R3 = 001 000 1111 000 1111 000 1111, имеющий длину 24 бита и соответствующий третьей строке порождающей матрицы, хранящейся в запоминающем устройстве, а поток R3 запомненных символов подают в умножитель 1824. Затем в умножителе 1820 выполняют умножение символов из потока R1 символов на входной информационный бит a0 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 1840 выполнения операции "исключающее ИЛИ". В умножителе 1822 выполняют умножение символов из потока R2 символов на входной информационный бит a1 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 1840 выполнения операции "исключающее ИЛИ". Кроме того, в умножителе 1824 выполняют умножение символов из потока R3 символов на входной информационный бит a2 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 1640 выполнения операции "исключающее ИЛИ". После этого средство 1840 выполнения операции "исключающее ИЛИ" осуществляет посимвольное выполнение операции "исключающее ИЛИ" над 3-мя полученными потоками символов, каждый из который имеет длину 24 бита, и вывод потока закодированных символов длиной 24 бита.

4. Устройство кодирования типа (24,4)

Посредством предложенного в настоящем изобретении устройства кодирования типа (24,4) осуществляют генерацию оптимального кода типа (24,4) путем 4-кратного повторения кода Рида-Мюллера типа (16,4), после чего из повторяющегося кода удаляют 8 отдельных символов. Несмотря на то что существует множество способов создания кода типа (24,4), использование способа удаления отдельных символов кода Рида-Мюллера первого порядка согласно варианту осуществления настоящего изобретения позволяет не только свести к минимуму сложность аппаратных средств, но также создать такое кодовое слово, которое является оптимальным с точки зрения эффективности исправления ошибок. К тому же, существует возможность свести к минимуму сложность аппаратных средств путем минимизации длины кода Рида-Мюллера перед удалением его отдельных символов. Предполагают, что генерацию кодов с исправлением ошибок в варианте осуществления настоящего изобретения осуществляют с использованием кода Рида-Мюллера.

Получение последовательности закодированных символов длиной 24 бита на выходе устройства кодирования типа (24,4) осуществляют путем двукратного повторения 16-ти закодированных символов, полученных с выхода генератора кода Рида-Мюллера типа (16,4), и последующего удаления 8-ми отдельных символов из повторяющихся закодированных символов. Изменение местоположений удаляемых символов при удалении этих 8-ми отдельных символов из последовательности повторяющихся закодированных символов длиной 32 бита приводит к изменению минимального расстояния d_min кодового слова. Следовательно, для реализации устройства кодирования типа (24,4), обладающего высокой эффективностью исправления ошибок в последовательности закодированных символов длиной 32 бита, важно осуществить вычисление таких местоположений удаляемых символов, посредством которых может быть получено наибольшее минимальное расстояние.

Наиболее простой схемой удаления символов из этих 8-ми местоположений удаляемых символов, которую необходимо применить для осуществления генерации оптимального линейного кода типа (24,4), является следующая: {0, 1, 2, 3, 4, 5, 6, 16}. В этом случае передатчик и приемник системы мобильной связи, производящие передачу 4-х информационных битов посредством способа кодирования/декодирования из настоящего изобретения, заранее осуществляют обмен данными о местоположении этих 8-ми удаляемых символов или выполняют их предварительное запоминание иным способом. Местоположения удаляемых символов обычно указывают в протоколе связи. В альтернативном варианте информация о местоположении удаляемых символов может быть заранее предоставлена посредством передатчика.

Ниже приведено описание способа кодирования посредством оптимального кода типа (24,4) согласно варианту осуществления настоящего изобретения со ссылкой на фиг.2. На фиг.2 показана структура устройства кодирования, входящего в состав передатчика согласно варианту осуществления настоящего изобретения. Со ссылкой на фиг.2, в устройство 200 кодирования Рида-Мюллера типа (16,4) подают 4 входных информационных бита а0, а1, а2 и а3. Здесь входные информационные биты а0, а1, а2 и а3 образуют собой указатель скорости передачи. Устройство 200 кодирования Рида-Мюллера осуществляет кодирование входных информационных битов а0, а1, а2 и а3 и вывод последовательности закодированных символов длиной 16 битов (или потока закодированных символов). Закодированные символы образуют собой код Рида-Мюллера. Эти 16 закодированных символов подают в повторитель 210. Повторитель 210 осуществляет вывод 32-х закодированных символов путем двукратного повторения полученных последовательностей закодированных символов длиной по 16 битов. После получения 32-х закодированных символов устройство 220 удаления отдельных символов удаляет из этих 32-х закодированных символов 0-й, 1-й, 2-й, 3-й, 4-й, 5-й, 6-й и 16-й символы, находящиеся в 8-ми оптимальных местоположениях удаляемых символов, и осуществляет вывод 24-х закодированных символов.

В общей теории кодирования отображение взаимосвязи между входной информацией и закодированными символами осуществляют посредством порождающей матрицы. При наличии операций повторения символов и удаления отдельных символов порождающая матрица для конечного устройства кодирования типа (24,4) имеет следующий вид:

уравнение 4

Посредством порождающей матрицы из уравнения 4 осуществляют выбор 24-х символов из первой строки в том случае, если первый входной информационный бит из 4-х входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если первый входной информационный бит равен 0. Посредством этой порождающей матрицы осуществляют выбор 24-х символов из второй строки в том случае, если второй входной информационный бит из 4-х входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если второй входной информационный бит равен 0. Посредством этой порождающей матрицы осуществляют выбор 24-х символов из третьей строки в том случае, если третий входной информационный бит из 4-х входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если третий входной информационный бит равен 0. Кроме того, посредством этой порождающей матрицы осуществляют выбор 24-х символов из четвертой строки в том случае, если четвертый входной информационный бит из 4-х входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если четвертый входной информационный бит равен 0. Генерацию потока закодированных символов для входных информационных битов осуществляют посредством операции "исключающее ИЛИ", которую выполняют посимвольным способом для всех выбранных потоков.

На фиг.7 показано устройство кодирования типа (24,4), основанное на вышеуказанной порождающей матрице. Со ссылкой на фиг.7, из входных информационных битов а0-а3, принимающих значения 0 или 1, входной информационный бит а0 подают в соответствующий умножитель 920, входной информационный бит а1 подают в соответствующий умножитель 922, входной информационный бит а2 подают в соответствующий умножитель 924, а входной информационный бит а3 подают в соответствующий умножитель 926. В тот же самый момент времени генератор 900 сигналов осуществляет вывод 4-х потоков символов R1-R4, образующих собой порождающую матрицу, хранящуюся в запоминающем устройстве, в соответствующие умножители 920-926. В частности, генератор 900 сигналов осуществляет считывание потока символов R1=1010 1010 1101 0101 0101 0101, имеющего длину 24 бита и соответствующего первой строке порождающей матрицы, хранящейся в запоминающем устройстве, и подает считанный поток R1 символов в умножитель 920. Генератор 900 сигналов осуществляет считывание потока символов R2=1001 1001 1011 0011 0011 0011, имеющего длину 24 бита и соответствующего второй строке порождающей матрицы, хранящейся в запоминающем устройстве, и подает считанный поток R2 символов в умножитель 922. Генератор 900 сигналов осуществляет считывание потока символов R3=1000 0111 1000 1111 0000 1111, имеющего длину 24 бита и соответствующего третьей строке порождающей матрицы, хранящейся в запоминающем устройстве, и подает считанный поток R3 символов в умножитель 924. И, наконец, генератор 900 сигналов осуществляет считывание потока символов R4=0111 1111 1000 0000 1111 1111, имеющего длину 24 бита и соответствующего четвертой строке порождающей матрицы, хранящейся в запоминающем устройстве, и подает считанный поток R4 символов в умножитель 926. Затем в умножителе 920 выполняют умножение символов из потока R1 символов на входной информационный бит a0 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 940 выполнения операции "исключающее ИЛИ". В умножителе 922 выполняют умножение символов из потока R2 символов на входной информационный бит a1 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 940 выполнения операции "исключающее ИЛИ". В умножителе 924 выполняют умножение символов из потока R3 символов на входной информационный бит a2 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 940 выполнения операции "исключающее ИЛИ". В умножителе 926 выполняют умножение символов из потока R4 символов на входной информационный бит a3 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 940 выполнения операции "исключающее ИЛИ". После этого средство 940 выполнения операции "исключающее ИЛИ" осуществляет посимвольное выполнение операции "исключающее ИЛИ" над четырьмя полученными потоками символов, каждый из которых имеет длину 24 бита, и вывод потока закодированных символов длиной 24 бита.

5. Устройство кодирования типа (24,5)

Посредством предложенного в настоящем изобретении устройства кодирования типа (24,5) осуществляют генерацию оптимального кода типа (24,5) путем удаления 8-ми отдельных символов из кода Рида-Мюллера первого порядка типа (32,5). Несмотря на то что существует множество способов создания кода типа (24,5), использование способа удаления отдельных символов кода Рида-Мюллера первого порядка согласно варианту осуществления настоящего изобретения позволяет не только свести к минимуму сложность аппаратных средств, но также создать такое кодовое слово, которое является оптимальным с точки зрения эффективности исправления ошибок. Предполагают, что генерацию кодов с исправлением ошибок в варианте осуществления настоящего изобретения осуществляют с использованием кода Рида-Мюллера. К тому же, существует возможность свести к минимуму сложность аппаратных средств путем минимизации длины кода Рида-Мюллера перед удалением его отдельных символов.

Получение последовательности закодированных символов длиной 24 бита на выходе устройства кодирования типа (24,5) осуществляют путем вывода 32-х закодированных символов, созданных посредством генератора кода Рида-Мюллера типа (32,5), и последующего удаления 8-ми отдельных символов из 32-х закодированных символов. Изменение местоположений удаляемых символов при удалении этих 8-ми отдельных символов из последовательности закодированных символов длиной 32 бита приводит к изменению минимального расстояния d_min кодового слова. Следовательно, для реализации устройства кодирования типа (24,5), обладающего высокой эффективностью исправления ошибок в коде Рида-Мюллера первого порядка типа (32,5), важно осуществить вычисление таких местоположений удаляемых символов, посредством которых может быть получено наибольшее минимальное расстояние.

Наиболее простой схемой удаления символов из этих 8-ми местоположений удаляемых символов, которую необходимо применить для осуществления генерации оптимального линейного кода типа (24,5), является следующая: {0, 1, 2, 3, 4, 5, 6, 7}. В этом случае передатчик и приемник системы мобильной связи, производящие передачу 5-ти информационных битов посредством способа кодирования/декодирования из настоящего изобретения, заранее осуществляют обмен данными о местоположении этих 8-ми удаляемых символов или выполняют их предварительное запоминание иным способом. Местоположения удаляемых символов обычно указывают в протоколе связи. В альтернативном варианте информация о местоположении удаляемых символов может быть заранее предоставлена посредством передатчика.

Ниже приведено описание способа кодирования посредством оптимального кода типа (24,5) согласно варианту осуществления настоящего изобретения со ссылкой на фиг.17. На фиг.17 показана структура устройства кодирования, входящего в состав передатчика согласно варианту осуществления настоящего изобретения. Со ссылкой на фиг.17, в устройство 1900 кодирования Рида-Мюллера типа (32,5) подают 5 входных информационных битов а0, а1, а2, а3 и а4. Здесь входные информационные биты а0, а1, а2, а3 и а4 образуют собой указатель скорости передачи. Устройство 1900 кодирования Рида-Мюллера осуществляет кодирование входных информационных битов а0, а1, а2 а3 и а4 и вывод последовательности закодированных символов длиной 32 бита (или потока закодированных символов). После получения 32-х закодированных символов устройство 1920 удаления отдельных символов удаляет из этих 32-х закодированных символов 0-й, 1-й, 2-й, 3-й, 4-й, 5-й, 6-й и 7-й символы, находящиеся в 8-ми оптимальных местоположениях удаляемых символов, и осуществляет вывод 24-х закодированных символов.

В общей теории кодирования отображение взаимосвязи между входной информацией и закодированными символами осуществляют посредством порождающей матрицы. При наличии операций повторения символов и удаления отдельных символов порождающая матрица для конечного устройства кодирования типа (24,5) имеет следующий вид:

уравнение 5

Посредством порождающей матрицы из уравнения 5 осуществляют выбор 24-х символов из первой строки в том случае, если первый входной информационный бит из 5-ти входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если первый входной информационный бит равен 0. Посредством этой порождающей матрицы осуществляют выбор 24-х символов из второй строки в том случае, если второй входной информационный бит из 5-ти входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если второй входной информационный бит равен 0. Посредством этой порождающей матрицы осуществляют выбор 24-х символов из третьей строки в том случае, если третий входной информационный бит из 5-ти входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если третий входной информационный бит равен 0. Посредством этой порождающей матрицы осуществляют выбор 24-х символов из четвертой строки в том случае, если четвертый входной информационный бит из 5-ти входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если четвертый входной информационный бит равен 0. Кроме того, посредством этой порождающей матрицы осуществляют выбор 24-х символов из пятой строки в том случае, если пятый входной информационный бит из 5-ти входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если пятый входной информационный бит равен 0. Генерацию потока закодированных символов для входных информационных битов осуществляют посредством операции "исключающее ИЛИ", которую выполняют посимвольным способом для всех выбранных потоков.

На фиг.18 показано устройство кодирования типа (24,5), основанное на вышеуказанной порождающей матрице. Со ссылкой на фиг.18, из входных информационных битов а0-а4, принимающих значения 0 или 1, входной информационный бит а0 подают в соответствующий умножитель 2020, входной информационный бит а1 подают в соответствующий умножитель 2022, входной информационный бит а2 подают в соответствующий умножитель 2024, входной информационный бит а3 подают в соответствующий умножитель 2026, а входной информационный бит а4 подают в соответствующий умножитель 2028. В тот же самый момент времени генератор 2000 сигналов осуществляет вывод 5-ти потоков символов R1-R5, образующих собой порождающую матрицу, хранящуюся в запоминающем устройстве, в соответствующие умножители 2020-2028. В частности, генератор 2000 сигналов осуществляет считывание потока символов R1=0101 0101 0101 0101 0101 0101, имеющего длину 24 бита и соответствующего первой строке порождающей матрицы, хранящейся в запоминающем устройстве, и подает считанный поток R1 символов в умножитель 2020. Генератор 2000 сигналов осуществляет считывание потока символов R2=0011 0011 0011 0011 0011 0011, имеющего длину 24 бита и соответствующего второй строке порождающей матрицы, хранящейся в запоминающем устройстве, и подает считанный поток R2 символов в умножитель 2022. Генератор 2000 сигналов осуществляет считывание потока символов R3=0000 1111 0000 1111 0000 1111, имеющего длину 24 бита и соответствующего третьей строке порождающей матрицы, хранящейся в запоминающем устройстве, и подает считанный поток R3 символов в умножитель 2024. Генератор 2000 сигналов осуществляет считывание потока символов R4=1111 1111 0000 0000 1111 1111, имеющего длину 24 бита и соответствующего четвертой строке порождающей матрицы, хранящейся в запоминающем устройстве, и подает считанный поток R4 символов в умножитель 2026. И, наконец, генератор 2000 сигналов осуществляет считывание потока символов R5=0000 0000 1111 1111 1111 1111, имеющего длину 24 бита и соответствующего пятой строке порождающей матрицы, хранящейся в запоминающем устройстве, и подает считанный поток R5 символов в умножитель 2028. Затем в умножителе 2020 выполняют умножение символов из потока R1 символов на входной информационный бит a0 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 2040 выполнения операции "исключающее ИЛИ". В умножителе 2022 выполняют умножение символов из потока R2 символов на входной информационный бит a1 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 2040 выполнения операции "исключающее ИЛИ". В умножителе 2024 выполняют умножение символов из потока R3 символов на входной информационный бит a2 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 2040 выполнения операции "исключающее ИЛИ". В умножителе 2026 выполняют умножение символов из потока R4 символов на входной информационный бит a3 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 2040 выполнения операции "исключающее ИЛИ". В умножителе 2028 выполняют умножение символов из потока R5 символов на входной информационный бит a4 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 2040 выполнения операции "исключающее ИЛИ". После этого средство 2040 выполнения операции "исключающее ИЛИ" осуществляет посимвольное выполнение операции "исключающее ИЛИ" над пятью полученными потоками символов, каждый из которых имеет длину 24 бита, и вывод потока закодированных символов длиной 24 бита.

6. Устройство кодирования типа (24,6)

Посредством предложенного в настоящем изобретении устройства кодирования типа (24,6) осуществляют генерацию оптимального кода типа (24,6) посредством удаления 8-ми отдельных символов из расширенного ортогонального кода, полученного путем расширения кодового слова с использованием одной функции маски для ортогонального кода типа (32,5) (или кода Рида-Мюллера первого порядка).

На фиг.19 показана структура расширенного ортогонального кода. Со ссылкой на фиг.19, в том случае, когда используемой функцией маски является M1, в качестве верхних 32-х кодовых слов используют 32 ортогональных кодовых слова W длиной по 32 бита, а в качестве следующих 32-х кодовых слов используют 32 кодовых слова (M1+W), полученных посредством выполнения операции "исключающее ИЛИ" над функцией маски M1 и 32-мя ортогональными кодовыми словами W. Следовательно, в качестве расширенных ортогональных кодов используют всего 2⁶=64 кодовых слова. Функцию маски, обеспечивающую оптимизацию кода типа (24,6), определяют экспериментально.

Функция маски M1 может иметь, например, следующий вид:

M1=0000 0000 1110 1000 1101 1000 1100 0000.

Несмотря на то что существует множество способов создания кода типа (24,6), использование способа удаления отдельных символов из расширенного кода Рида-Мюллера первого порядка согласно варианту осуществления настоящего изобретения позволяет не только свести к минимуму сложность аппаратных средств, но также создать такое кодовое слово, которое является оптимальным с точки зрения эффективности исправления ошибок, что позволяет осуществлять декодирование посредством быстрого обратного преобразования Адамара. Генерацию кода с исправлением ошибок в варианте осуществления настоящего изобретения выполняют с использованием расширенного ортогонального кода. Кроме того, существует возможность свести к минимуму сложность аппаратных средств путем минимизации длины ортогонального кода перед удалением его отдельных символов.

Генерацию кодового слова типа (24,6) осуществляют путем удаления 8-ми отдельных символов из 32-х закодированных символов, получаемых на выходе генератора расширенного кода типа (32,6). При этом, изменение местоположений удаляемых символов при удалении этих 8-ми отдельных символов из расширенной последовательности, состоящей из 32-х закодированных символов, приводит к изменению минимального расстояния d_min кодового слова. Следовательно, для реализации устройства кодирования типа (24,6), обладающего высокой эффективностью исправления ошибок в расширенном ортогональном коде типа (32,6), важно осуществить вычисление таких местоположений удаляемых символов, посредством которых может быть получено наибольшее минимальное расстояние.

Местоположения 8-ми удаляемых символов, необходимых для осуществления генерации оптимального линейного кода типа (24,6), вычисляют экспериментально. Наиболее простой схемой удаления символов является следующая: {0, 1, 2, 3, 4, 5, 6, 7}. В этом случае передатчик и приемник системы мобильной связи, производящие передачу 6-ти информационных битов посредством способа кодирования/декодирования из настоящего изобретения, заранее осуществляют обмен данными о местоположении этих 8-ми удаляемых символов или выполняют их предварительное запоминание иным способом. Местоположения удаляемых символов обычно указывают в протоколе связи. В альтернативном варианте информация о местоположении удаляемых символов может быть заранее предоставлена посредством передатчика.

На фиг.20 показана структура устройства оптимального кодирования типа (24,6), входящего в состав передатчика согласно варианту осуществления настоящего изобретения. Со ссылкой на фиг.20, в устройство 2100 расширенного ортогонального кодирования типа (32,6) подают 6 входных информационных битов а0, а1, а2, а3, а4 и а5. Здесь входные информационные биты а0, а1, а2 а3 а4 и а5 образуют собой указатель скорости передачи. Устройство 2100 расширенного ортогонального кодирования осуществляет кодирование шести входных информационных битов а0, а1, а2, а3, а4 и а5 и вывод последовательности закодированных символов длиной 32 бита (или потока закодированных символов). 32 закодированных символа, полученных на выходе устройства 2100 расширенного ортогонального кодирования, подают в устройство 2110 удаления отдельных символов. Устройство 2110 удаления отдельных символов удаляет из этих 32-х закодированных символов 0-й, 1-й, 2-й, 3-й, 4-й, 5-й, 6-й и 7-й символы, находящиеся в 8-ми оптимальных местоположениях удаляемых символов, и осуществляет вывод 24-х закодированных символов.

В общей теории кодирования отображение взаимосвязи между входной информацией и закодированными символами осуществляют посредством порождающей матрицы. При наличии операций повторения символов и удаления отдельных символов порождающая матрица для конечного устройства кодирования типа (24,6) имеет следующий вид:

уравнение 6

Посредством порождающей матрицы из уравнения 6 осуществляют выбор 24-х символов из первой строки в том случае, если первый входной информационный бит из 6-ти входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если первый входной информационный бит равен 0. Посредством этой порождающей матрицы осуществляют выбор 24-х символов из второй строки в том случае, если второй входной информационный бит из 6-ти входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если второй входной информационный бит равен 0. Посредством этой порождающей матрицы осуществляют выбор 24-х символов из третьей строки в том случае, если третий входной информационный бит из 6-ти входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если третий входной информационный бит равен 0. Посредством этой порождающей матрицы осуществляют выбор 24-х символов из четвертой строки в том случае, если четвертый входной информационный бит из 6-ти входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если четвертый входной информационный бит равен 0. Посредством этой порождающей матрицы осуществляют выбор 24-х символов из пятой строки в том случае, если пятый входной информационный бит из 6-ти входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если пятый входной информационный бит равен 0. И, наконец, посредством этой порождающей матрицы осуществляют выбор 24-х символов из шестой строки в том случае, если шестой входной информационный бит из 6-ти входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если шестой входной информационный бит равен 0. Генерацию потока закодированных символов для входных информационных битов осуществляют посредством операции "исключающее ИЛИ", которую выполняют посимвольным способом для всех выбранных потоков.

На фиг.21 показано устройство кодирования типа (24,6), основанное на вышеуказанной порождающей матрице. Со ссылкой на фиг 21, из входных информационных битов а0-а5, принимающих значения 0 или 1, входной информационный бит а0 подают в соответствующий умножитель 2220, входной информационный бит а1 подают в соответствующий умножитель 2222, входной информационный бит а2 подают в соответствующий умножитель 2224, входной информационный бит а3 подают в соответствующий умножитель 2226, входной информационный бит а4 подают в соответствующий умножитель 2228, а входной информационный бит а5 подают в соответствующий умножитель 2230. В тот же самый момент времени генератор 2200 сигналов осуществляет вывод 6-ти потоков символов R1-R6, образующих собой порождающую матрицу, хранящуюся в запоминающем устройстве, в соответствующие умножители 2220-2230. В частности, генератор 2200 сигналов осуществляет считывание потока символов R1=0101 0101 0101 0101 0101 0101, имеющего длину 24 бита и соответствующего первой строке порождающей матрицы, хранящейся в запоминающем устройстве, и подает считанный поток R1 символов в умножитель 2220. Генератор 2200 сигналов осуществляет считывание потока символов R2=0011 0011 0011 0011 0011 0011, имеющего длину 24 бита и соответствующего второй строке порождающей матрицы, хранящейся в запоминающем устройстве, и подает считанный поток R2 символов в умножитель 2222. Генератор 2200 сигналов осуществляет считывание потока символов R=0000 1111 0000 1111 0000 1111, имеющего длину 24 бита и соответствующего третьей строке порождающей матрицы, хранящейся в запоминающем устройстве, и подает считанный поток R3 символов в умножитель 2224. Генератор 2200 сигналов осуществляет считывание потока символов R4=1111 1111 0000 0000 1111 1111, имеющего длину 24 бита и соответствующего четвертой строке порождающей матрицы, хранящейся в запоминающем устройстве, и подает считанный поток R4 символов в умножитель 2226. Генератор 2200 сигналов осуществляет считывание потока символов R5=0000 0000 1111 1111 1111 1111, имеющего длину 24 бита и соответствующего пятой строке порождающей матрицы, хранящейся в запоминающем устройстве, и подает считанный поток R5 символов в умножитель 2228. Генератор 2200 сигналов осуществляет считывание потока символов R6=1110 1000 1101 1000 1100 0000, имеющего длину 24 бита и соответствующего шестой строке порождающей матрицы, хранящейся в запоминающем устройстве, и подает считанный поток R6 символов в умножитель 2230. Затем в умножителе 2220 выполняют умножение символов из полученного потока R1 символов на входной информационный бит a0 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 2240 выполнения операции "исключающее ИЛИ". В умножителе 2222 выполняют умножение символов из полученного потока R2 символов на входной информационный бит a1 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 2240 выполнения операции "исключающее ИЛИ". В умножителе 2224 выполняют умножение символов из полученного потока R3 символов на входной информационный бит a2 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 2240 выполнения операции "исключающее ИЛИ". В умножителе 2226 выполняют умножение символов из полученного потока R4 символов на входной информационный бит a3 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 2240 выполнения операции "исключающее ИЛИ". В умножителе 2228 выполняют умножение символов из полученного потока R5 символов на входной информационный бит a4 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 2240 выполнения операции "исключающее ИЛИ". В умножителе 2230 выполняют умножение символов из полученного потока R6 символов на входной информационный бит a5 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 2240 выполнения операции "исключающее ИЛИ". После этого средство 2240 выполнения операции "исключающее ИЛИ" осуществляет посимвольное выполнение операции "исключающее ИЛИ" над этими шестью потоками символов, каждый из которых имеет длину 24 бита, и вывод потока закодированных символов длиной 24 бита.

7. Устройство кодирования типа (24,7)

Посредством предложенного в настоящем изобретении устройства кодирования типа (24,7) осуществляют генерацию оптимального кода типа (24,7) посредством удаления 8-ми отдельных символов из расширенного ортогонального кода, полученного путем расширения кодового слова с использованием двух функций маски для ортогонального кода типа (32,5) (или кода Рида-Мюллера первого порядка).

На фиг.3 показана структура расширенного ортогонального кода. Со ссылкой на фиг.3, в том случае, когда двумя используемыми функциями маски являются М1 и М2, в качестве верхних 32-х кодовых слов используют 32 ортогональных кодовых слова W длиной по 32 бита, а в качестве следующих 32-х кодовых слов используют 32 кодовых слова (M1+W), полученных путем выполнения операции "исключающее ИЛИ" над функцией маски M1 и 32-мя ортогональными кодовыми словами W. В качестве дальнейших 32-х кодовых слов используют 32 кодовых слова (M2+W), полученных путем выполнения операции "исключающее ИЛИ" над функцией маски M2 и 32-мя ортогональными кодовыми словами W, а в качестве последних 32-х кодовых слов используют 32 кодовых слова (M1+М2+W), полученных путем выполнения операции "исключающее ИЛИ" над функцией маски M1 и М2 и 32-мя ортогональными кодовыми словами W. Следовательно, в качестве расширенных ортогональных кодов используют всего 2⁷=128 кодовых слова. Эти две функции маски, обеспечивающие оптимизацию кода типа (24,7), определяют экспериментально.

Функции маски M1 и М2 могут иметь, например, следующий вид:

M1=0000 0000 1110 1000 1101 1000 1100 0000,

M2=0000 0000 1100 0000 0111 1110 0010 1000.

Несмотря на то что существует множество способов создания кода типа (24,7), использование способа удаления отдельных символов из расширенного кода Рида-Мюллера первого порядка согласно варианту осуществления настоящего изобретения позволяет не только свести к минимуму сложность аппаратных средств, но также создать такое кодовое слово, которое является оптимальным с точки зрения эффективности исправления ошибок, что позволяет осуществлять декодирование посредством быстрого обратного преобразования Адамара. Кроме того, существует возможность свести к минимуму сложность аппаратных средств путем минимизации длины ортогонального кода перед удалением его отдельных символов. Предполагают, что генерацию кода с исправлением ошибок в варианте осуществления настоящего изобретения выполняют с использованием расширенного ортогонального кода.

Генерацию кодового слова типа (24,7) осуществляют путем удаления 8-ми отдельных символов из 32-х закодированных символов, получаемых на выходе генератора расширенного кода типа (32,7). При этом, изменение местоположений удаляемых символов при удалении этих 8-ми отдельных символов из расширенной последовательности, состоящей из 32-х закодированных символов, приводит к изменению минимального расстояния d_min кодового слова. Следовательно, для реализации устройства кодирования типа (24,7), обладающего высокой эффективностью исправления ошибок в расширенном ортогональном коде типа (32,7), важно осуществить вычисление таких местоположений удаляемых символов, посредством которых может быть получено наибольшее минимальное расстояние.

Местоположения 8-ми удаляемых символов, необходимых для осуществления генерации оптимального линейного кода типа (24,7), могут быть вычислены экспериментально. Наиболее простыми схемами удаления символов являются следующие: {0, 4, 8, 12, 16, 20, 24, 28} или {0, 1, 2, 3, 4, 5, 6, 7}. В этом случае передатчик и приемник системы мобильной связи, производящие передачу 7-ми информационных битов посредством способа кодирования/декодирования из настоящего изобретения, заранее осуществляют обмен данными о местоположении этих 8-ми удаляемых символов или выполняют их предварительное запоминание иным способом. Местоположения удаляемых символов обычно указывают в протоколе связи. В альтернативном варианте информация о местоположении удаляемых символов может быть заранее предоставлена посредством передатчика.

На фиг.4 показана структура устройства оптимального кодирования типа (24,7), входящего в состав передатчика согласно варианту осуществления настоящего изобретения. Со ссылкой на фиг.4, в устройство 400 расширенного ортогонального кодирования типа (32,7) подают 7 входных информационных битов а0, а1, а2, а3, а4, а5 и а6. Здесь входные информационные биты а0, а1, а2, а3, а4, а5 и а6 образуют собой указатель скорости передачи. Устройство 400 расширенного ортогонального кодирования осуществляет кодирование семи входных информационных битов а0, а1, а2, а3, а4, а5 и а6 и вывод последовательности закодированных символов длиной 32 бита (или потока закодированных символов). 32 закодированных символа, полученные на выходе устройства 400 расширенного ортогонального кодирования, подают в устройство 410 удаления отдельных символов. Устройство 410 удаления отдельных символов удаляет из этих 32-х закодированных символов 0-й, 4-й, 8-й, 12-й, 16-й, 20-й, 24-й и 28-й символы либо 0-й, 1-й, 2-й, 3-й, 4-й, 5-й, 6-й и 7-й символы, находящиеся в 8-ми оптимальных местоположениях удаляемых символов, и осуществляет вывод 24-х закодированных символов.

В общей теории кодирования отображение взаимосвязи между входной информацией и закодированными символами осуществляют посредством порождающей матрицы. При наличии операций повторения символов и удаления отдельных символов порождающая матрица для конечного устройства кодирования типа (24,7) имеет следующий вид:

уравнение 7

Посредством порождающей матрицы из уравнения 7 осуществляют выбор 24-х символов из первой строки в том случае, если первый входной информационный бит из 7-ми входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если первый входной информационный бит равен 0. Посредством этой порождающей матрицы осуществляют выбор 24-х символов из второй строки в том случае, если второй входной информационный бит из 7-ми входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если второй входной информационный бит равен 0. Посредством этой порождающей матрицы осуществляют выбор 24-х символов из третьей строки в том случае, если третий входной информационный бит из 7-ми входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если третий входной информационный бит равен 0. Посредством этой порождающей матрицы осуществляют выбор 24-х символов из четвертой строки в том случае, если четвертый входной информационный бит из 7-ми входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если четвертый входной информационный бит равен 0. Посредством этой порождающей матрицы осуществляют выбор 24-х символов из пятой строки в том случае, если пятый входной информационный бит из 7-ми входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если пятый входной информационный бит равен 0. Посредством этой порождающей матрицы осуществляют выбор 24-х символов из шестой строки в том случае, если шестой входной информационный бит из 7-ми входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если шестой входной информационный бит равен 0. И, наконец, посредством этой порождающей матрицы осуществляют выбор 24-х символов из седьмой строки в том случае, если седьмой входной информационный бит из 7-ми входных информационных битов равен 1, и не осуществляют выбор ни одного символа в том случае, если седьмой входной информационный бит равен 0. Генерацию потока закодированных символов для входных информационных битов осуществляют посредством операции "исключающее ИЛИ", которую выполняют посимвольным способом для всех выбранных потоков.

На фиг.8 показано устройство кодирования типа (24,7), основанное на вышеуказанной порождающей матрице. Со ссылкой на фиг.8, из входных информационных битов а0-а6, принимающих значения 0 или 1, входной информационный бит а0 подают в соответствующий умножитель 1020, входной информационный бит а1 подают в соответствующий умножитель 1022, входной информационный бит а2 подают в соответствующий умножитель 1024, входной информационный бит а3 подают в соответствующий умножитель 1026, входной информационный бит а4 подают в соответствующий умножитель 1028, входной информационный бит а5 подают в соответствующий умножитель 1030, а входной информационный бит а6 подают в соответствующий умножитель 1032. В тот же самый момент времени генератор 1000 сигналов осуществляет вывод 7-ми потоков символов R1-R7, образующих собой порождающую матрицу, хранящуюся в запоминающем устройстве, в соответствующие умножители 1020-1032. В частности, генератор 1000 сигналов осуществляет считывание потока символов R1=0101 0101 0101 0101 0101 0101, имеющего длину 24 бита и соответствующего первой строке порождающей матрицы, хранящейся в запоминающем устройстве, и подает считанный поток R1 символов в умножитель 1020. Генератор 1000 сигналов осуществляет считывание потока символов R2=0011 0011 0011 0011 0011 0011, имеющего длину 24 бита и соответствующего второй строке порождающей матрицы, хранящейся в запоминающем устройстве, и подает считанный поток R2 символов в умножитель 1022. Генератор 1000 сигналов осуществляет считывание потока символов R3=0000 1111 0000 1111 0000 1111, имеющего длину 24 бита и соответствующего третьей строке порождающей матрицы, хранящейся в запоминающем устройстве, и подает считанный поток R3 символов в умножитель 1024. Генератор 1000 сигналов осуществляет считывание потока символов R4=1111 1111 0000 0000 1111 1111, имеющего длину 24 бита и соответствующего четвертой строке порождающей матрицы, хранящейся в запоминающем устройстве, и подает считанный поток R4 символов в умножитель 1026. Генератор 1000 сигналов осуществляет считывание потока символов R5=0000 0000 1111 1111 1111 1111, имеющего длину 24 бита и соответствующего пятой строке порождающей матрицы, хранящейся в запоминающем устройстве, и подает считанный поток R5 символов в умножитель 1028. Генератор 1000 сигналов осуществляет считывание потока символов R6=1110 1000 1101 1000 1100 0000, имеющего длину 24 бита и соответствующего шестой строке порождающей матрицы, хранящейся в запоминающем устройстве, и подает считанный поток R6 символов в умножитель 1030. И, наконец, генератор 1000 сигналов осуществляет считывание потока символов R7=1100 0000 0111 1110 0010 1000, имеющего длину 24 бита и соответствующего седьмой строке порождающей матрицы, хранящейся в запоминающем устройстве, и подает считанный поток R7 символов в умножитель 1032. Затем в умножителе 1020 выполняют умножение символов из потока R1 символов на входной информационный бит a0 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 1040 выполнения операции "исключающее ИЛИ". В умножителе 1022 выполняют умножение символов из потока R2 символов на входной информационный бит a1 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 1040 выполнения операции "исключающее ИЛИ". В умножителе 1024 выполняют умножение символов из потока R3 символов на входной информационный бит a2 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 1040 выполнения операции "исключающее ИЛИ". В умножителе 1026 выполняют умножение символов из потока R4 символов на входной информационный бит a3 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 1040 выполнения операции "исключающее ИЛИ". В умножителе 1028 выполняют умножение символов из потока R5 символов на входной информационный бит a4 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 1040 выполнения операции "исключающее ИЛИ". В умножителе 1030 выполняют умножение символов из полученного потока R6 символов на входной информационный бит a5 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 1040 выполнения операции "исключающее ИЛИ". В умножителе 1032 выполняют умножение символов из полученного потока R7 символов на входной информационный бит a6 и осуществляют вывод потока закодированных символов длиной 24 бита в средство 1040 выполнения операции "исключающее ИЛИ". После этого средство 1040 выполнения операции "исключающее ИЛИ" осуществляет посимвольное выполнение операции "исключающее ИЛИ" над этими семью потоками символов, каждый из которых имеет длину 24 бита, и вывод потока закодированных символов длиной 24 бита.

Вышеуказанные устройство кодирования типа (24,1), устройство кодирования типа (24,2), устройство кодирования типа (24,3), устройство кодирования типа (24,4), устройство кодирования типа (24,5), устройство кодирования типа (24,6) и устройство кодирования типа (24,7) имеют между собой нечто общее, заключающееся в том, что их аналогия с точки зрения структуры устройства кодирования может быть установлена исходя из структуры ортогонального кода. То есть, в устройстве кодирования типа (24,1) используют ортогональный код (2,1), в устройстве кодирования типа (24,2) используют ортогональный код (4,2), в устройстве кодирования типа (24,3) используют ортогональный код (8,3), в устройстве кодирования типа (24,4) используют ортогональный код (16,4), а в устройстве кодирования типа (24,5) используют ортогональный код (32,5). Расширенный ортогональный код (32,6), используемый в устройстве кодирования типа (24,6), представляет собой ортогональный код, расширенный посредством устройства кодирования типа (32,5) с использованием базиса (функции маски) в виде одного дополнительного кодового слова. Расширенный ортогональный код (32,7), используемый в устройстве кодирования типа (24,7), представляет собой ортогональный код, расширенный посредством устройства кодирования типа (32,5) с использованием базиса (функции маски) в виде двух дополнительных кодовых слов. Следовательно, устройство кодирования типа (24,1), устройство кодирования типа (24,2), устройство кодирования типа (24,3), устройство кодирования типа (24,4), устройство кодирования типа (24,5), устройство кодирования типа (24,6) и устройство кодирования типа (24,7) имеют вышеуказанные общие признаки. Исходя из этого, в первом варианте осуществления настоящего изобретения предложено единое устройство кодирования, которое может служить в качестве любого из нижеперечисленных устройств кодирования: устройства кодирования типа (24,1), устройства кодирования типа (24,2), устройства кодирования типа (24,3), устройства кодирования типа (24,4), устройства кодирования типа (24,5), устройства кодирования типа (24,6) и устройства кодирования типа (24,7), имеющих различные форматы.

Первый вариант осуществления изобретения (Устройство кодирования)

На фиг.5 показана структура устройства кодирования, служащего в качестве всех нижеперечисленных устройств кодирования: устройства кодирования типа (24,1), устройства кодирования типа (24,2), устройства кодирования типа (24,3), устройства кодирования типа (24,4), устройства кодирования типа (24,5), устройства кодирования типа (24,6) и устройства кодирования типа (24,7), имеющих различную длину кода. То есть, устройство кодирования из фиг.5 осуществляет кодирование от 1-го до 7-ми входных информационных битов посредством различных кодов Уолша или масок, имеющих длину 2, 4, 8, 16 или 32 бита, и вывод потока закодированных символов, содержащего в себе 24 закодированных символа.

Со ссылкой на фиг.5, управление операцией кодирования осуществляют посредством контроллера 510, который определяет количество входных информационных битов. То есть, в том случае, когда количество входных информационных битов равно 1, контроллер 510 осуществляет управление генератором 500 кодов Уолша таким образом, что тот выполняет генерацию одного кода Уолша длиной 2 бита. Помимо этого, контроллер 510 устанавливает частоту повторения для повторителя 550, равную 32-м, и осуществляет управление устройством 560 удаления отдельных символов таким образом, что оно удаляет символы, находящиеся в 40 местоположениях удаляемых символов, соответствующих этому одному входному информационному биту. В том случае, когда количество входных информационных битов равно двум, контроллер 510 осуществляет управление генератором 500 кодов Уолша таким образом, что тот выполняет генерацию 2-х различных кодов Уолша длиной по 4 бита. Помимо этого, контроллер 510 устанавливает частоту повторения для повторителя 550, равную 8-ми, и осуществляет управление устройством 560 удаления отдельных символов таким образом, что оно удаляет символы, находящиеся в 8-ми местоположениях удаляемых символов, соответствующих этим двум входным информационным битам. В том случае, когда количество входных информационных битов равно трем, контроллер 510 осуществляет управление генератором 500 кодов Уолша таким образом, что тот выполняет генерацию 3-х различных кодов Уолша длиной 8 битов. Помимо этого, контроллер 510 устанавливает частоту повторения для повторителя 550, равную 4, и осуществляет управление устройством 560 удаления отдельных символов таким образом, что оно удаляет символы, находящиеся в 8-ми местоположениях удаляемых символов, соответствующих этим трем входным информационным битам. В том случае, когда количество входных информационных битов равно четырем, контроллер 510 осуществляет управление генератором 500 кодов Уолша таким образом, что тот выполняет генерацию 4-х различных кодов Уолша длиной 16 битов. Помимо этого, контроллер 510 устанавливает частоту повторения для повторителя 550, равную двум, и осуществляет управление устройством 560 удаления отдельных символов таким образом, что оно удаляет символы, находящиеся в 8-ми местоположениях удаляемых символов, соответствующих этим четырем входным информационным битам. В том случае, когда количество входных информационных битов равно пяти, контроллер 510 осуществляет управление генератором 500 кодов Уолша таким образом, что тот выполняет генерацию 5-ти различных кодов Уолша длиной 32 бита. Помимо этого, контроллер 510 устанавливает частоту повторения для повторителя 550, равную 1, и осуществляет управление устройством 560 удаления отдельных символов таким образом, что оно удаляет символы, находящиеся в 8-ми местоположениях удаляемых символов, соответствующих этим 5-ти входным информационным битам. В том случае, когда количество входных информационных битов равно шести, контроллер 510 осуществляет управление генератором 500 кодов Уолша и генератором 505 масок таким образом, что они выполняют генерацию 5-ти различных кодов Уолша и одной маски, все из которых, соответственно, имеют длину 32 бита. Помимо этого, контроллер 510 устанавливает частоту повторения для повторителя 550, равную 1, и осуществляет управление устройством 560 удаления отдельных символов таким образом, что оно удаляет символы, находящиеся в 8-ми местоположениях удаляемых символов, соответствующих этим 6-ти входным информационным битам. В том случае, когда количество входных информационных битов равно семи, контроллер 510 осуществляет управление генератором 500 кодов Уолша и генератором 505 масок таким образом, что они выполняют генерацию 5-ти различных кодов Уолша и 2-х различных масок, все из которых, соответственно, имеют длину 32 бита. Помимо этого, контроллер 510 устанавливает частоту повторения для повторителя 550, равную 1, и осуществляет управление устройством 560 удаления отдельных символов таким образом, что оно удаляет символы, находящиеся в 8-ми местоположениях удаляемых символов, соответствующих этим 7-ми входным информационным битам.

Генератор 500 кодов Уолша, управление которым осуществляют посредством контроллера 510, выполняет выборочную генерацию различных кодов Уолша длиной 2, 4, 8, 16 или 32 бита. Например, после получения одного входного информационного бита генератор 500 кодов Уолша, находящийся под управлением контроллера 510, осуществляет генерацию одного кода Уолша длиной 2 бита. После получения 2-х входных информационных битов генератор 500 кодов Уолша, находящийся под управлением контроллера 510, осуществляет генерацию 2-х различных кодов Уолша длиной по 4 бита. После получения 3-х входных информационных битов генератор 500 кодов Уолша, находящийся под управлением контроллера 510, осуществляет генерацию 3-х различных кодов Уолша длиной по 8 битов. После получения 4-х входных информационных битов генератор 500 кодов Уолша, находящийся под управлением контроллера 510, осуществляет генерацию 4-х различных кодов Уолша длиной по 16 битов. После получения от 5-ти до 7-ми входных информационных битов генератор 500 кодов Уолша, находящийся под управлением контроллера 510, осуществляет генерацию 5-ти различных кодов Уолша длиной 32 бита.

Генератор 505 масок осуществляет выборочную генерацию масок длиной 32 бита под управлением контроллера 510. Например, после получения от 1-го до 5-ти входных информационных битов генератор 505 масок, находящийся под управлением контроллера 510, генерацию маски не осуществляет. Однако после получения 6-ти входных информационных битов генератор 505 масок, находящийся под управлением контроллера 510, осуществляет генерацию одной маски длиной 32 бита. Кроме того, после получения 7-ми входных информационных битов генератор 505 масок, находящийся под управлением контроллера 510, осуществляет генерацию двух различных масок длиной 32 бита. В альтернативном варианте генератор 505 масок может быть выполнен таким образом, что он не находится под управлением контроллера 510 и осуществляет непрерывную генерацию 2-х различных масок. В этом случае для обеспечения отсутствия воздействия на выходной сигнал средства 540 выполнения операции "исключающее ИЛИ", на вход в качестве входных информационных битов подают нули (‘0’).

Посредством умножителей 520-532 выполняют умножение этих от 1-го до 7-ми входных информационных битов на коды Уолша и маски, полученные из генератора 500 кодов Уолша и генератора 505 масок взаимно-однозначным способом, и осуществляют вывод потоков закодированных символов, каждый из которых содержит в себе 2, 4, 8, 16 или 32 закодированных символа. В том случае, если в качестве входных информационных битов получено 4 входных бита, то в качестве остальных входных информационных битов a4, a5 и a6 вводят биты, имеющие значение ‘0’, что обеспечивает отсутствие воздействия на выходные значения. Средство 540 выполнения операции "исключающее ИЛИ" выполняет операцию "исключающее ИЛИ" над потоками закодированных символов, поступившими из умножителей 520-532, и осуществляет вывод одного потока закодированных символов, содержащего в себе 2, 4, 8, 16 или 32 закодированных символа. Повторитель 550, управление которым осуществляют посредством контроллера 510, повторяет поток закодированных символов, поступивший из средства 540 выполнения операции "исключающее ИЛИ", заранее заданное число раз и производит вывод потока закодированных символов, содержащего в себе 64 закодированных символа. Например, в том случае, когда в качестве входного информационного бита получен один входной бит, повторитель 550 выполняет 32-кратное повторение 2-х закодированных символов, полученных с выхода средства 540 выполнения операции "исключающее ИЛИ", находящегося под управлением контроллера 510, и осуществляет вывод потока закодированных символов, содержащего в себе 64 закодированных символа. Однако в том случае, когда в качестве входных информационных битов получают от 2-х до 7-ми входных битов, повторитель 550 выполняет восьми-, четырех-, двух- или однократное повторение 4-х, 8-ми, 16-ти или 32-х закодированных символов, полученных с выхода средства 540 выполнения операции "исключающее ИЛИ", находящегося под управлением контроллера 510, и осуществляет вывод потока закодированных символов, содержащего в себе 32 закодированных символа. В запоминающем устройстве 570 запоминают 8 местоположений удаляемых символов, соответствующих каждому из этих от 1-го до 7-ми входных информационных битов. 40 местоположений удаляемых символов, соответствующие наличию одного входного информационного бита и хранящиеся в запоминающем устройстве 570, представляют собой все четные местоположения символов, а также 1-е, 3-е, 5-е, 7-е, 9-е, 11-е, 13-е и 15-е местоположения символов. 8 местоположений удаляемых символов, соответствующие наличию 2-х входных информационных битов и хранящиеся в запоминающем устройстве 570, представляют собой 0-е, 4-е, 8-е, 12-е, 16-е, 20-е, 24-е и 28-е местоположения символов. 8 местоположений удаляемых символов, соответствующие наличию 3-х входных информационных битов и хранящиеся в запоминающем устройстве 570, представляют собой 0-е, 3-е, 5-е, 6-е, 7-е, 8-е, 16-е и 24-е местоположения символов. 8 местоположений удаляемых символов, соответствующие наличию 4-х входных информационных битов и хранящиеся в запоминающем устройстве 570, представляют собой 0-е, 1-е, 2-е, 3-е, 4-е, 5-е, 6-е и 16-е местоположения символов. 8 местоположений удаляемых символов, соответствующие наличию 5-ти входных информационных битов и хранящиеся в запоминающем устройстве 570, представляют собой 0-е, 1-е, 2-е, 3-е, 4-е, 5-е, 6-е и 7-е местоположения символов. 8 местоположений удаляемых символов, соответствующие наличию 6-ти входных информационных битов и хранящиеся в запоминающем устройстве 570, представляют собой 0-е, 1-е, 2-е, 3-е, 4-е, 5-е, 6-е и 7-е местоположения символов. 8 местоположений удаляемых символов, соответствующие наличию 7-ми входных информационных битов и хранящиеся в запоминающем устройстве 570, представляют собой 0-е, 1-е, 2-е, 3-е, 4-е, 5-е, 6-е и 7-е местоположения символов.

В таблице 1 приведены местоположения удаляемых символов, соответствующие количеству входных информационных битов, которые запоминают в памяти запоминающего устройства 550 в виде таблицы.

Поток закодированных символов, содержащий в себе 32 или 64 закодированных символа, поступает из повторителя 550 в устройство 560 удаления отдельных символов, которое под управлением контроллера 510 осуществляет удаление из 32-х или 64-х закодированных символов отдельных закодированных символов, находящихся в 8-ми или в сорока (40) местоположениях удаляемых символов, считанных из запоминающего устройства 570, и вывод потока закодированных символов, содержащего в себе 24 закодированных символа. То есть, в том случае, если количество входных информационных битов равно одному, устройство 560 удаления отдельных символов осуществляет под управлением контроллера 510 удаление из 64-х закодированных символов, полученных с выхода повторителя 550, тех закодированных символов, которые расположены в 40 местоположениях удаляемых символов, считанных из запоминающего устройства 570, и вывод потока закодированных символов, содержащего в себе 24 закодированных символа. Однако, в том случае, если количество входных информационных битов равно от 2-х до 7-ми, устройство 560 удаления отдельных символов осуществляет под управлением контроллера 510 удаление из 32-х закодированных символов, полученных с выхода повторителя 550, тех закодированных символов, которые расположены в 8-ми местоположениях удаляемых символов, считанных из запоминающего устройства 570, и вывод потока закодированных символов, содержащего в себе 24 закодированных символа. В частности, если количество входных информационных битов равно одному (1), устройство 560 удаления отдельных символов удаляет из 64-х закодированных символов, полученных с выхода повторителя 550, все закодированные символы с четными номерами, а также 1-й, 3-й, 5-й, 7-й, 9-й, 11-й, 13-й и 15-й закодированные символы (как показано в таблице 1), и осуществляет вывод потока закодированных символов, содержащего в себе 24 закодированных символа. В том случае, если количество входных информационных битов равно двум (2), устройство 560 удаления отдельных символов удаляет из 32-х закодированных символов, полученных с выхода повторителя 550, 0-й, 4-й, 8-й, 12-й, 16-й, 20-й, 24-й и 28-й закодированные символы и осуществляет вывод потока закодированных символов, содержащего в себе 24 закодированных символа. В том случае, если количество входных информационных битов равно 3-м, устройство 560 удаления отдельных символов удаляет из 32-х закодированных символов, полученных с выхода повторителя 550, 0-й, 3-й, 5-й, 6-й, 7-й, 8-й, 16-й и 24-й закодированные символы и осуществляет вывод потока закодированных символов, содержащего в себе 24 закодированных символа. В том случае, если количество входных информационных битов равно 4-м, устройство 560 удаления отдельных символов удаляет из 32-х закодированных символов, полученных с выхода повторителя 550, 0-й, 1-й, 2-й, 3-й, 4-й, 5-й, 6-й и 16-й закодированные символы и осуществляет вывод потока закодированных символов, содержащего в себе 24 закодированных символа. В том случае, если количество входных информационных битов равно 5-ти, устройство 560 удаления отдельных символов удаляет из 32-х закодированных символов, полученных с выхода повторителя 550, 0-й, 4-й, 8-й, 12-й, 16-й, 20-й, 24-й и 28-й закодированные символы или 0-й, 1-й, 2-й, 3-й, 4-й, 5-й, 6-й и 7-й закодированные символы и осуществляет вывод потока закодированных символов, содержащего в себе 24 закодированных символа. В том случае, если количество входных информационных битов равно 6-ти, устройство 560 удаления отдельных символов удаляет из 32-х закодированных символов, полученных с выхода повторителя 550, 0-й, 4-й, 8-й, 12-й, 16-й, 20-й, 24-й и 28-й закодированные символы или 0-й, 1-й, 2-й, 3-й, 4-й, 5-й, 6-й и 7-й закодированные символы и осуществляет вывод потока закодированных символов, содержащего в себе 24 закодированных символа. В том случае, если количество входных информационных битов равно 7-ми, устройство 560 удаления отдельных символов удаляет из 32-х закодированных символов, полученных с выхода повторителя 550, 0-й, 4-й, 8-й, 12-й, 16-й, 20-й, 24-й и 28-й закодированные символы или 0-й, 1-й, 2-й, 3-й, 4-й, 5-й, 6-й и 7-й закодированные символы и осуществляет вывод потока закодированных символов, содержащего в себе 24 закодированных символа.

Описание устройства кодирования со ссылкой на фиг.5 будет приведено отдельно для соответствующих случаев, в которых устройство кодирования служит в качестве любого из нижеперечисленных устройств кодирования: начиная с устройства кодирования типа (24,7) и заканчивая устройством кодирования типа (24,1). При этом предполагают, что входные информационные биты, которые подают в устройство кодирования, образуют собой указатель скорости передачи.

Во-первых, ниже приведено описание того варианта, в котором устройство кодирования служит в качестве устройства кодирования типа (24,7). В устройство кодирования подают указатель скорости передачи, состоящий из 7-ми битов a0, a1, a2, a3, a4, a5 и a6, и одновременно в контроллер 510 подают информацию о количестве битов, посредством которой указывают, что в устройство кодирования подан указатель скорости передачи, состоящий из 7-ми битов. Затем контроллер 510 подает в генератор 500 кодов Уолша управляющий сигнал, посредством которого ему дают команду на осуществление генерации кодов Уолша длиной 32 бита. После получения управляющего сигнала генератор 500 кодов Уолша осуществляет генерацию кодов Уолша W1, W2, W4, W8 и W16 длиной 32 бита и подает созданные коды Уолша W1, W2, W4, W8 и W16 в надлежащем порядке в соответствующие умножители. В частности, код Уолша W1 подают в умножитель 520, код Уолша W2 подают в умножитель 522, код Уолша W4 подают в умножитель 524, код Уолша W8 подают в умножитель 526, а код Уолша W16 подают в умножитель 528. В таблице 2 приведены коды Уолша длиной 32 бита, генерацию которых осуществляют посредством генератора 500 кодов Уолша.

В этот же самый момент времени генератор 505 масок осуществляет генерацию маски M1=0111 0111 0010 0100 0110 0000 0000 0000 и маски M2=0010 0110 0101 0100 0101 0100 0100 0000 и подает созданные маски M1 и M2 в умножители, соответственно, 530 и 532.

Тем временем, 7 входных информационных битов указателя скорости передачи в надлежащем порядке подают в соответствующие умножители. В таблице 3 указано соответствие между этими 7-ю входными информационными битами и соответствующими им умножителями.

В таблице 4 приведены входные информационные биты и коды Уолша или маски, которые подают в соответствующие умножители.

Посредством умножителей выполняют умножение входных информационных битов на подаваемые в умножители коды Уолша или маски, приведенные в таблице 4, а полученные выходные сигналы подают в средство 540 выполнения операции "исключающее ИЛИ".

В частности, посредством умножителя 520 выполняют умножение входного информационного бита a0 на каждый символ кода Уолша W1 (то есть, посимвольным способом), а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ". Посредством умножителя 522 выполняют умножение входного информационного бита a1 на каждый символ кода Уолша W2, а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ". Посредством умножителя 524 выполняют умножение входного информационного бита а2 на каждый символ кода Уолша W4, а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ". Посредством умножителя 526 выполняют умножение входного информационного бита a3 на каждый символ кода Уолша W8, а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ". Посредством умножителя 528 выполняют умножение входного информационного бита a4 на каждый символ кода Уолша W16, а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ". Посредством умножителя 530 выполняют умножение входного информационного бита a5 на каждый символ маски М1, а полученный на его выходе сигнал подают в средство выполнения операции 540 "исключающее ИЛИ". Посредством умножителя 532 выполняют умножение входного информационного бита а6 на каждый символ маски M2, а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ".

Затем средство 540 выполнения операции "исключающее ИЛИ" осуществляет посимвольное выполнение операции "исключающее ИЛИ" над потоками символов длиной 32 бита, поступающими с выходов умножителей 520, 522, 524, 526, 528, 530 и 532, а полученный на его выходе сигнал подают в повторитель 550.

Поток Ws закодированных символов длиной 32 бита, получаемый на выходе средства 540 выполнения операции "исключающее ИЛИ", может быть представлен в следующем виде:

уравнение 8

Ws=(W1×a0)+(W2×a1)+(W4×a2)+(W8×a3)+(W16×a4)+(M1×a5)+(M2×a6).

В этот момент времени контроллер 510 подает в повторитель 550 управляющий сигнал, посредством которого осуществляют управление частотой повторения по выходному сигналу средства 540 выполнения операции "исключающее ИЛИ". Поскольку в устройстве кодирования типа (24,7) поток символов, получаемый на выходе средства 540 выполнения операции "исключающее ИЛИ", имеет длину 32 бита, то повторитель 550 не выполняет операцию повторения (что именуют здесь однократным повторением). С этой целью контроллер 510 подает в повторитель 550 управляющий сигнал, посредством которого ему дают команду осуществить вывод входного сигнала без изменений. В ответ на управляющий сигнал повторитель 550 подает в устройство 560 удаления отдельных символов неизмененный поток символов длиной 32 бита, полученный с выхода средства 540 выполнения операции "исключающее ИЛИ".

В этот момент контроллер 510 подает в устройство 560 удаления отдельных символов управляющий сигнал, посредством которого ему дают команду удалить отдельные символы, расположенные в тех местоположениях удаляемых символов, которые соответствуют коду типа (24,7). В качестве управляющего сигнала контроллер 510 может подать в устройство 560 удаления отдельных символов информацию о длине указателя скорости передачи (равной 7-ми битам). Затем в устройство 560 удаления отдельных символов из запоминающего устройства 570 подают данные о 8-ми местоположениях удаляемых символов, соответствующих наличию 7-ми входных информационных битов указателя скорости передачи, и оно удаляет из последовательности закодированных символов длиной 32 бита, поступившей из повторителя 550, те закодированные символы, которые находятся в этих 8-ми местоположениях удаляемых символов. То есть, устройство 560 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита, поступившей из повторителя 550, 8 символов, находящихся в тех местоположениях удаляемых символов, которые считаны из запоминающего устройства 570. Например, в том случае, когда местоположениями удаляемых символов, полученными из запоминающего устройства 570, являются 0-е, 4-е, 8-е, 12-е, 16-е, 20-е, 24-е и 28-е местоположения символов (указанные в таблице 1), устройство 560 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита 0-й, 4-й, 8-й, 12-й, 16-й, 20-й, 24-й и 28-й закодированные символы и осуществляет вывод 24-х закодированных символов.

До данного места описание функционирования устройства кодирования (24,7) было изложено со ссылкой на тот вариант, в котором устройство кодирования имеет следующую схему удаления отдельных символов: {0, 4, 8, 12, 16, 20, 24, 28}. Однако в альтернативном варианте устройство кодирования может осуществлять удаление из потока закодированных символов длиной 32 бита 0-го, 1-го, 2-го, 3-го, 4-го, 5-го, 6-го и 7-го закодированных символов, посредством чего обеспечивают меньшую сложность аппаратных средств. В этом случае генератор 505 масок осуществляет генерацию маски M1=0000 0000 1110 1000 1101 1000 1100 0000 и маски M2=0000 0000 1100 0000 0111 1110 0010 1000.

Во-вторых, ниже приведено описание того варианта, в котором устройство кодирования служит в качестве устройства кодирования типа (24,6). В устройство кодирования подают указатель скорости передачи, состоящий из 6-ти битов a0, a1, a2, a3, a4 и a5, а значение оставшегося бита a6 указателя скорости передачи устанавливают равным нулю (‘0’) и подают в устройство кодирования. Одновременно с этим в контроллер 510 подают информацию о количестве битов, посредством которой указывают, что в устройство кодирования подан указатель скорости передачи, состоящий из 6-ти битов. Затем контроллер 510 подает в генератор 500 кодов Уолша управляющий сигнал, посредством которого ему дают команду на осуществление генерации кодов Уолша длиной 32 бита. После получения управляющего сигнала генератор 500 кодов Уолша осуществляет генерацию кодов Уолша W1, W2, W4, W8 и W16 длиной 32 бита и подает созданные коды Уолша W1, W2, W4, W8 и W16 в надлежащем порядке в соответствующие умножители. В частности, код Уолша W1 подают в умножитель 520, код Уолша W2 подают в умножитель 522, код Уолша W4 подают в умножитель 524, код Уолша W8 подают в умножитель 526, а код Уолша W16 подают в умножитель 528. В таблице 5 приведены коды Уолша длиной 32 бита, генерацию которых осуществляют посредством генератора 500 кодов Уолша.

В этот же самый момент времени генератор 505 масок осуществляет генерацию маски M1=0111 0111 0010 0100 0110 0000 0000 0000 и подает созданную маску M1 в умножитель 530.

Тем временем, 6 входных информационных битов указателя скорости передачи в надлежащем порядке подают в соответствующие умножители. В таблице 6 указано соответствие между этими 6-ю входными информационными битами и соответствующими им умножителями.

В таблице 7 приведены входные информационные биты и коды Уолша или маски, которые подают в соответствующие умножители.

Посредством умножителей выполняют умножение входных информационных битов на подаваемые в умножители коды Уолша или маски, приведенные в таблице 7, а полученные выходные сигналы подают в средство 540 выполнения операции "исключающее ИЛИ".

В частности, посредством умножителя 520 выполняют умножение входного информационного бита a0 на каждый символ кода Уолша W1 (то есть, посимвольным способом), а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ". Посредством умножителя 522 выполняют умножение входного информационного бита a1 на каждый символ кода Уолша W2, а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ". Посредством умножителя 524 выполняют умножение входного информационного бита а2 на каждый символ кода Уолша W4, а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ". Посредством умножителя 526 выполняют умножение входного информационного бита a3 на каждый символ кода Уолша W8, а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ". Посредством умножителя 528 выполняют умножение входного информационного бита a4 на каждый символ кода Уолша W16, а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ". Посредством умножителя 530 выполняют умножение входного информационного бита a5 на каждый символ маски М1, а полученный на его выходе сигнал подают в средство выполнения операции 540 "исключающее ИЛИ".

Между тем, поскольку значение входного информационного бита a6, который подают в умножитель 532, установлено равным нулю (‘0’), то выходной сигнал умножителя 532 не влияет на выходной сигнал средства 540 выполнения операции "исключающее ИЛИ" вне зависимости от вида маски M2, поступающей из генератора 505 масок. То есть, на выходе умножителя 532 получают поток символов, состоящий из закодированных символов, все из которых имеют значение ноль (‘0’), вне зависимости от того, какие значения имеют символы в потоке символов, поступающем из генератора 505 масок. Следовательно, выходной сигнал умножителя 532 не влияет на выходной сигнал средства 540 выполнения операции "исключающее ИЛИ". Операция установки значения входного информационного бита a6 равным нулю (‘0’) эквивалентна операции переключения, посредством которой отключают выход умножителя 532.

Затем средство 540 выполнения операции "исключающее ИЛИ" осуществляет посимвольное выполнение операции "исключающее ИЛИ" над потоками символов длиной 32 бита, поступающими с выходов умножителей 520, 522, 524, 526, 528, 530 и 532, а его выходной сигнал подают в повторитель 550.

Поток Ws закодированных символов длиной 32 бита, получаемый на выходе средства 540 выполнения операции "исключающее ИЛИ", может быть представлен в следующем виде:

уравнение 9

Ws=(W1×a0)+(W2×a1)+(W4×a2)+(W8×a3)+(W16×a4)+(M1×a5).

В этот момент времени контроллер 510 подает в повторитель 550 управляющий сигнал, посредством которого осуществляют управление частотой повторения по выходному сигналу средства 540 выполнения операции "исключающее ИЛИ". Поскольку в устройстве кодирования типа (24,6) поток символов, получаемый на выходе средства 540 выполнения операции "исключающее ИЛИ", имеет длину 32 бита, то повторитель 550 имеет частоту повторения, равную единице (‘1’). Следовательно, контроллер 510 подает в повторитель 550 управляющий сигнал, посредством которого ему дают команду повторить входной сигнал один раз (то есть, осуществить вывод входного сигнала без изменений). В ответ на управляющий сигнал повторитель 550 подает в устройство 560 удаления отдельных символов неизмененный поток символов длиной 32 бита, полученный с выхода средства 540 выполнения операции "исключающее ИЛИ".

В этот момент контроллер 510 подает в устройство 560 удаления отдельных символов управляющий сигнал, посредством которого ему дают команду удалить отдельные символы, расположенные в тех местоположениях удаляемых символов, которые соответствуют коду типа (24,6). В качестве управляющего сигнала контроллер 510 может подать в устройство 560 удаления отдельных символов информацию о длине указателя скорости передачи (равной 6-ти битам). Затем в устройство 560 удаления отдельных символов из запоминающего устройства 570 подают данные о 8-ми местоположениях удаляемых символов, соответствующих наличию 6-ти входных информационных битов указателя скорости передачи, и оно удаляет из последовательности закодированных символов длиной 32 бита, поступившей из повторителя 550, те закодированные символы, которые находятся в этих 8-ми местоположениях удаляемых символов. То есть, устройство 560 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита, поступившей из повторителя 550, 8 символов, находящихся в тех местоположениях удаляемых символов, которые считаны из запоминающего устройства 570. Например, в том случае, когда местоположениями удаляемых символов, полученными из запоминающего устройства 570, являются 0-е, 4-е, 8-е, 12-е, 16-е, 20-е, 24-е и 28-е местоположения символов (указанные в таблице 1), устройство 560 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита 0-й, 4-й, 8-й, 12-й, 16-й, 20-й, 24-й и 28-й закодированные символы и осуществляет вывод 24-х закодированных символов.

Однако в альтернативном варианте устройство кодирования может осуществлять удаление из потока закодированных символов длиной 32 бита 0-го, 1-го, 2-го, 3-го, 4-го, 5-го, 6-го и 7-го закодированных символов, посредством чего обеспечивают меньшую сложность аппаратных средств. В этом случае генератор 505 масок осуществляет генерацию маски M=0000 0000 1110 1000 1101 1000 1100 0000.

В-третьих, ниже приведено описание того варианта, в котором устройство кодирования служит в качестве устройства кодирования типа (24,5). В устройство кодирования подают указатель скорости передачи, состоящий из 5-ти битов a0, a1, a2, a3 и a4, а значения остальных битов а5 и a6 указателя скорости передачи устанавливают равными нулю (0) и тоже подают в устройство кодирования. Одновременно с этим в контроллер 510 подают информацию о количестве битов, посредством которой указывают, что в устройство кодирования подан указатель скорости передачи, состоящий из 5-ти битов. Затем контроллер 510 подает в генератор 500 кодов Уолша управляющий сигнал, посредством которого ему дают команду на осуществление генерации кодов Уолша длиной 32 бита. После получения управляющего сигнала генератор 500 кодов Уолша осуществляет генерацию кодов Уолша W1, W2, W4, W8 и W16 длиной 32 бита и подает созданные коды Уолша W1, W2, W4, W8 и W16 в надлежащем порядке в соответствующие умножители. В частности, код Уолша W1 подают в умножитель 520, код Уолша W2 подают в умножитель 522, код Уолша W4 подают в умножитель 524, код Уолша W8 подают в умножитель 526, а код Уолша W16 подают в умножитель 528. В таблице 8 приведены коды Уолша длиной 32 бита, генерацию которых осуществляют посредством генератора 500 кодов Уолша.

Тем временем, 5 входных информационных битов указателя скорости передачи в надлежащем порядке подают в соответствующие умножители. В таблице 9 указано соответствие между этими 5-ю входными информационными битами и соответствующими им умножителями.

В таблице 10 приведены входные информационные биты и коды Уолша, которые подают в соответствующие умножители.

Посредством умножителей выполняют умножение входных информационных битов на подаваемые в умножители коды Уолша, приведенные в таблице 10, а полученные выходные сигналы подают в средство 540 выполнения операции "исключающее ИЛИ".

В частности, посредством умножителя 520 выполняют умножение входного информационного бита a0 на каждый символ кода Уолша W1 (то есть, посимвольным способом), а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ". Посредством умножителя 522 выполняют умножение входного информационного бита a1 на каждый символ кода Уолша W2, а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ". Посредством умножителя 524 выполняют умножение входного информационного бита а2 на каждый символ кода Уолша W4, а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ". Посредством умножителя 526 выполняют умножение входного информационного бита a3 на каждый символ кода Уолша W8, а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ". Посредством умножителя 528 выполняют умножение входного информационного бита a4 на каждый символ кода Уолша W16, а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ".

Между тем, поскольку значения входных информационных битов а5 и a6, которые подают в умножители 530 и 532, установлены равными нулю (‘0’), то выходные сигналы умножителей 530 и 532 не влияют на выходной сигнал средства 540 выполнения операции "исключающее ИЛИ" вне зависимости от вида масок М1 и M2, поступающих из генератора 505 масок. То есть, на выходе умножителей 530 и 532 получают потоки символов, каждый из которых состоит из закодированных символов, все из которых имеют значение ноль (‘0’) вне зависимости от того, какие значения имеют символы в потоке символов, поступающем из генератора 505 масок. Следовательно, выходные сигналы умножителей 530 и 532 не влияют на выходной сигнал средства 540 выполнения операции "исключающее ИЛИ". Операция установки значений входных информационных битов а5 и a6 равными нулю (‘0’) эквивалентна операции переключения, посредством которой отключают выходы умножителей 530 и 532.

Затем средство 540 выполнения операции "исключающее ИЛИ" осуществляет посимвольное выполнение операции "исключающее ИЛИ" над потоками символов длиной 32 бита, поступающими с выходов умножителей 520, 522, 524, 526, 528, 530 и 532, а его выходной сигнал подают в повторитель 550.

Поток Ws закодированных символов длиной 32 бита, получаемый на выходе средства 540 выполнения операции "исключающее ИЛИ", может быть представлен в следующем виде:

уравнение 10

Ws=(W1×a0)+(W2×a1)+(W4×a2)+(W8×a3)+(W16×a4).

В этот момент времени контроллер 510 подает в повторитель 550 управляющий сигнал, посредством которого осуществляют управление частотой повторения по выходному сигналу средства 540 выполнения операции "исключающее ИЛИ". Поскольку в устройстве кодирования типа (24,5) поток символов, получаемый на выходе средства 540 выполнения операции "исключающее ИЛИ", имеет длину 32 бита, то повторитель 550 имеет частоту повторения, равную единице (‘1’). Следовательно, контроллер 510 подает в повторитель 550 управляющий сигнал, посредством которого ему дают команду повторить входной сигнал один раз (то есть, осуществить вывод входного сигнала без изменений). В ответ на управляющий сигнал повторитель 550 подает в устройство 560 удаления отдельных символов неизмененный поток символов длиной 32 бита, полученный с выхода средства 540 выполнения операции "исключающее ИЛИ".

В этот момент контроллер 510 подает в устройство 560 удаления отдельных символов управляющий сигнал, посредством которого ему дают команду удалить отдельные символы, расположенные в тех местоположениях удаляемых символов, которые соответствуют коду типа (24,5). Затем в устройство 560 удаления отдельных символов подают данные о 8-ми местоположениях удаляемых символов, считанные из запоминающего устройства 570, и из последовательности закодированных символов длиной 32 бита, поступившей из повторителя 550, удаляют те закодированные символы, которые находятся в этих 8-ми местоположениях удаляемых символов. То есть, устройство 560 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита, поступившей из повторителя 550, 8 символов, находящихся в тех местоположениях удаляемых символов, которые считаны из запоминающего устройства 570. Например, в том случае, когда местоположениями удаляемых символов, полученными из запоминающего устройства 570, являются 0-е, 4-е, 8-е, 12-е, 16-е, 20-е, 24-е и 28-е местоположения символов (указанные в таблице 1), устройство 560 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита 0-й, 4-й, 8-й, 12-й, 16-й, 20-й, 24-й и 28-й закодированные символы и осуществляет вывод 24-х закодированных символов.

Однако в альтернативном варианте устройство кодирования может осуществлять удаление из потока закодированных символов длиной 32 бита 0-го, 1-го, 2-го, 3-го, 4-го, 5-го, 6-го и 7-го закодированных символов, посредством чего обеспечивают меньшую сложность аппаратных средств.

В-четвертых, ниже приведено описание другого варианта, в котором устройство кодирования служит в качестве устройства кодирования типа (24,4). В устройство кодирования подают указатель скорости передачи, состоящий из 4-х битов a0, a1, a2 и a3, а значения остальных битов а4, а5 и a6 указателя скорости передачи устанавливают равными нулю (0). Одновременно с этим в контроллер 510 подают информацию о количестве битов, посредством которой указывают, что в устройство кодирования подан указатель скорости передачи, состоящий из 4-х битов. Затем контроллер 510 подает в генератор 500 кодов Уолша управляющий сигнал, посредством которого ему дают команду на осуществление генерации кодов Уолша длиной 16 битов. После получения управляющего сигнала генератор 500 кодов Уолша осуществляет генерацию кодов Уолша W1, W2, W4 и W8 длиной 16 битов и подает созданные коды Уолша W1, W2, W4 и W8 в надлежащем порядке в соответствующие умножители. В частности, код Уолша W1 подают в умножитель 520, код Уолша W2 подают в умножитель 522, код Уолша W4 подают в умножитель 524, а код Уолша W8 подают в умножитель 526. В таблице 11 приведены коды Уолша длиной 16 битов, генерацию которых осуществляют посредством генератора 500 кодов Уолша.

Тем временем, 4 входных информационных бита указателя скорости передачи в надлежащем порядке подают в соответствующие умножители. В таблице 12 указано соответствие между этими 4-мя входными информационными битами и соответствующими им умножителями.

В таблице 13 приведены входные информационные биты и коды Уолша, которые подают в соответствующие умножители.

Посредством умножителей выполняют умножение входных информационных битов на подаваемые в умножители коды Уолша, приведенные в таблице 13, а полученные выходные сигналы подают в средство 540 выполнения операции "исключающее ИЛИ". В частности, посредством умножителя 520 выполняют умножение входного информационного бита a0 на каждый символ кода Уолша W1, а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ". Посредством умножителя 522 выполняют умножение входного информационного бита a1 на каждый символ кода Уолша W2, а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ". Посредством умножителя 524 выполняют умножение входного информационного бита а2 на каждый символ кода Уолша W4, а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ". Посредством умножителя 526 выполняют умножение входного информационного бита a3 на каждый символ кода Уолша W8, а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ".

Между тем, поскольку значения входных информационных битов а4, а5 и a6, которые подают в умножители 528, 530 и 532, установлены равными нулю (0), то выходные сигналы умножителей 528, 530 и 532 не влияют на выходной сигнал средства 540 выполнения операции "исключающее ИЛИ" вне зависимости от вида кода Уолша W16, поступающего из генератора 500 кодов Уолша, и от вида масок М1 и M2, поступающих из генератора 505 масок. В частности, на выходе умножителя 528 получают поток символов, состоящий из закодированных символов, все из которых имеют значение ноль (‘0’) вне зависимости от того, какие значения принимают символы кода Уолша W16, поступающего из генератора 500 кодов Уолша. Аналогичным образом, на выходе умножителей 530 и 532 получают потоки символов, каждый из которых состоит из закодированных символов, все из которых имеют значение ноль (‘0’) вне зависимости от значений масок М1 и М2, поступающих из генератора 505 масок. В результате, выходные сигналы умножителей 528, 530 и 532 не влияют на выходной сигнал средства 540 выполнения операции "исключающее ИЛИ", несмотря на то что их подают в средство 540 выполнения операции "исключающее ИЛИ". Операция установки значений входных информационных битов а4, а5 и a6 равными нулю (‘0’) эквивалентна операции переключения, посредством которой отключают выходы умножителей 528, 530 и 532.

Затем средство 540 выполнения операции "исключающее ИЛИ" осуществляет посимвольное выполнение операции "исключающее ИЛИ" над потоками символов длиной 16 битов, поступающими с выходов умножителей 520, 522, 524, 526, 528, 530 и 532, а его выходной сигнал подают в повторитель 550.

Поток Ws закодированных символов длиной 16 битов, получаемый на выходе средства 540 выполнения операции "исключающее ИЛИ", может быть представлен в следующем виде:

уравнение 11

Ws=(W1×a0)+(W2×a1)+(W4×a2)+(W8×a3).

В этот момент времени контроллер 510 подает в повторитель 550 управляющий сигнал, посредством которого осуществляют управление частотой повторения по выходному сигналу средства 540 выполнения операции "исключающее ИЛИ". Поскольку в устройстве кодирования типа (24,4) поток символов, получаемый на выходе средства 540 выполнения операции "исключающее ИЛИ", имеет длину 16 битов, то частота повторения в повторителе 550 равна двум (‘2’). Следовательно, контроллер 510 подает в повторитель 550 управляющий сигнал, посредством которого ему дают команду повторить входной сигнал два раза. В ответ на управляющий сигнал повторитель 550 повторяет поток символов длиной 16 битов, полученный с выхода средства 540 выполнения операции "исключающее ИЛИ", два раза и подает в устройство 560 удаления отдельных символов поток символов длиной 32 бита.

В этот момент контроллер 510 подает в устройство 560 удаления отдельных символов управляющий сигнал, посредством которого ему дают команду удалить отдельные символы, расположенные в тех местоположениях удаляемых символов, которые соответствуют коду типа (24,4). Затем в устройство 560 удаления отдельных символов подают данные о 8-ми местоположениях удаляемых символов, считанные из запоминающего устройства 570, и из последовательности закодированных символов длиной 32 бита, поступившей из повторителя 550, удаляют те закодированные символы, которые находятся в этих 8-ми местоположениях удаляемых символов. То есть, устройство 560 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита, поступившей из повторителя 550, 8 символов, находящихся в тех местоположениях удаляемых символов, которые считаны из запоминающего устройства 570. Например, в том случае, когда местоположениями удаляемых символов, полученными из запоминающего устройства 570, являются 0-е, 1-е, 2-е, 3-е, 4-е, 5-е, 6-е и 16-е местоположения символов (указанные в таблице 1), устройство 560 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита 0-й, 1-й, 2-й, 3-й, 4-й, 5-й, 6-й и 16-й закодированные символы и осуществляет вывод 24-х закодированных символов.

В-пятых, ниже приведен еще один вариант, в котором устройство кодирования служит в качестве устройства кодирования типа (24,3). В устройство кодирования подают указатель скорости передачи, состоящий из 3-х битов a0, a1 и a2, а значения остальных битов a3, а4, а5 и a6 указателя скорости передачи, подаваемых в устройство кодирования, устанавливают равными нулю (‘0’). Одновременно с этим в контроллер 510 подают информацию о количестве битов, посредством которой указывают, что в устройство кодирования подан указатель скорости передачи, состоящий из 3-х битов. Затем контроллер 510 подает в генератор 500 кодов Уолша управляющий сигнал, посредством которого ему дают команду на осуществление генерации кодов Уолша длиной 8 битов. После получения управляющего сигнала генератор 500 кодов Уолша осуществляет генерацию кодов Уолша W1, W2 и W4 длиной 8 битов и подает созданные коды Уолша W1, W2 и W4 в надлежащем порядке в соответствующие умножители. В частности, код Уолша W1 подают в умножитель 520, код Уолша W2 подают в умножитель 522, а код Уолша W4 подают в умножитель 524. В таблице 14 приведены коды Уолша длиной 8 битов, генерацию которых осуществляют посредством генератора 500 кодов Уолша.

Тем временем, 3 входных информационных бита указателя скорости передачи в надлежащем порядке подают в соответствующие умножители. В таблице 15 указано соответствие между этими 3-мя входными информационными битами и соответствующими им умножителями.

В таблице 16 приведены входные информационные биты и коды Уолша, которые подают в соответствующие умножители.

Посредством умножителей выполняют умножение входных информационных битов на подаваемые в умножители коды Уолша, приведенные в таблице 16, а полученные выходные сигналы подают в средство 540 выполнения операции "исключающее ИЛИ". В частности, посредством умножителя 520 выполняют умножение входного информационного бита a0 на каждый символ кода Уолша W1, а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ". Посредством умножителя 522 выполняют умножение входного информационного бита a1 на каждый символ кода Уолша W2, а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ". Посредством умножителя 524 выполняют умножение входного информационного бита а2 на каждый символ кода Уолша W4, а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ".

Между тем, поскольку значения входных информационных битов а3, а4, а5 и a6, которые подают в умножители 526, 528, 530 и 532, установлены равными нулю (‘0’), то выходные сигналы умножителей 526, 528, 530 и 532 не влияют на выходной сигнал средства 540 выполнения операции "исключающее ИЛИ" вне зависимости от вида кодов Уолша W8 и W16, поступающих из генератора 500 кодов Уолша, и от вида масок М1 и M2, поступающих из генератора 505 масок. В частности, на выходе умножителей 526 и 528 получают потоки символов, состоящие из закодированных символов, все из которых имеют значение ноль (‘0’) вне зависимости от того, какие значения принимают символы кодов Уолша W8 и W16, поступающих из генератора 500 кодов Уолша. Аналогичным образом на выходе умножителей 530 и 532 получают потоки символов, каждый из которых состоит из закодированных символов, все из которых имеют значение ноль (‘0’) вне зависимости от значений символов масок М1 и М2, поступающих из генератора 505 масок. В результате, выходные сигналы умножителей 526, 528, 530 и 532 не влияют на выходной сигнал средства 540 выполнения операции "исключающее ИЛИ", несмотря на то что их подают в средство 540 выполнения операции "исключающее ИЛИ". Операция установки значений входных информационных битов а3, а4, а5 и a6 равными нулю (‘0’) эквивалентна операции переключения, посредством которой отключают выходы умножителей 526, 528, 530 и 532.

Затем средство 540 выполнения операции "исключающее ИЛИ" осуществляет посимвольное выполнение операции "исключающее ИЛИ" над потоками символов длиной 8 битов, поступающими с выходов умножителей 520, 522, 524, 526, 528, 530 и 532, а его выходной сигнал подают в повторитель 550.

Поток Ws закодированных символов длиной 8 битов, получаемый на выходе средства 540 выполнения операции "исключающее ИЛИ", может быть представлен в следующем виде:

уравнение 12

Ws=(W1×a0)+(W2×a1)+(W4×a2).

В этот момент времени контроллер 510 подает в повторитель 550 управляющий сигнал, посредством которого осуществляют управление частотой повторения по выходному сигналу средства 540 выполнения операции "исключающее ИЛИ". Поскольку в устройстве кодирования типа (24,3) поток символов, получаемый на выходе средства 540 выполнения операции "исключающее ИЛИ", имеет длину 8 битов, то частота повторения в повторителе 550 равна четырем (‘4’). Следовательно, контроллер 510 подает в повторитель 550 управляющий сигнал, посредством которого ему дают команду повторить входной сигнал четыре раза. В ответ на управляющий сигнал повторитель 550 повторяет поток символов длиной 8 битов, полученный с выхода средства 540 выполнения операции "исключающее ИЛИ", четыре раза и подает в устройство 560 удаления отдельных символов поток символов длиной 32 бита.

В этот момент контроллер 510 подает в устройство 560 удаления отдельных символов управляющий сигнал, посредством которого ему дают команду удалить отдельные символы, расположенные в тех местоположениях удаляемых символов, которые соответствуют коду типа (24,3). В качестве управляющего сигнала контроллер 510 может подать в устройство 560 удаления отдельных символов информацию о длине указателя скорости передачи (равной трем битам). Затем в устройство 560 удаления отдельных символов подают из запоминающего устройства 570 данные о 8-ми местоположениях удаляемых символов, соответствующих наличию трех входных информационных битов в указателе скорости передачи, и из последовательности закодированных символов длиной 32 бита, поступившей из повторителя 550, удаляют те закодированные символы, которые находятся в этих 8-ми местоположениях удаляемых символов. То есть, устройство 560 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита, поступившей из повторителя 550, 8 символов, находящихся в тех местоположениях удаляемых символов, которые считаны из запоминающего устройства 570. Например, в том случае когда местоположениями удаляемых символов, считанными из запоминающего устройства 570, являются 0-е, 3-е, 5-е, 6-е, 7-е, 8-е, 16-е и 24-е местоположения символов (указанные в таблице 1), устройство 560 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита 0-й, 3-й, 5-й, 6-й, 7-й, 8-й, 16-й и 24-й закодированные символы и осуществляет вывод 24-х закодированных символов.

В-шестых, ниже приведен еще один вариант, в котором устройство кодирования служит в качестве устройства кодирования типа (24,2). В устройство кодирования подают указатель скорости передачи, состоящий из 2-х битов a0 и a1, а значения остальных битов a2, a3, а4, а5 и a6 указателя скорости передачи, подаваемых в устройство кодирования, устанавливают равными нулю (‘0’). Одновременно с этим в контроллер 510 подают информацию о количестве битов, посредством которой указывают, что в устройство кодирования подан указатель скорости передачи, состоящий из 2-х битов. Затем контроллер 510 подает в генератор 500 кодов Уолша управляющий сигнал, посредством которого ему дают команду на осуществление генерации кодов Уолша длиной 4 бита. После получения управляющего сигнала генератор 500 кодов Уолша осуществляет генерацию кодов Уолша W1 и W2 длиной 4 бита и подает созданные коды Уолша W1 и W2 в надлежащем порядке в соответствующие умножители. В частности, код Уолша W1 подают в умножитель 520, а код Уолша W2 подают в умножитель 522. В таблице 17 приведены коды Уолша длиной 4 бита, генерацию которых осуществляют посредством генератора 500 кодов Уолша.

Тем временем, 2 входных информационных бита указателя скорости передачи в надлежащем порядке подают в соответствующие умножители. В таблице 18 указано соответствие между этими 2-мя входными информационными битами и соответствующими им умножителями.

В таблице 19 приведены входные информационные биты и коды Уолша, которые подают в соответствующие умножители.

Посредством умножителей выполняют умножение входных информационных битов на подаваемые в умножители коды Уолша, приведенные в таблице 19, а полученные выходные сигналы подают в средство 540 выполнения операции "исключающее ИЛИ". В частности, посредством умножителя 520 выполняют умножение входного информационного бита a0 на каждый символ кода Уолша W1, а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ". Посредством умножителя 522 выполняют умножение входного информационного бита a1 на каждый символ кода Уолша W2, а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ".

Между тем, поскольку значения входных информационных битов а2, а3, а4, а5 и a6, которые подают в умножители 524, 526, 528, 530 и 532, установлены равными нулю (‘0’), то выходные сигналы умножителей 524, 526, 528, 530 и 532 не влияют на выходной сигнал средства 540 выполнения операции "исключающее ИЛИ" вне зависимости от вида кодов Уолша W4, W8 и W16, поступающих из генератора 500 кодов Уолша, и от вида масок М1 и M2, поступающих из генератора 505 масок. В частности, на выходе умножителей 524, 526, и 528 получают потоки символов, состоящие из закодированных символов, все из которых имеют значение ноль (‘0’) вне зависимости от того, какие значения принимают символы кодов Уолша W4, W8 и W16, поступающих из генератора 500 кодов Уолша. Аналогичным образом на выходе умножителей 530 и 532 получают потоки символов, каждый из которых состоит из закодированных символов, все из которых имеют значение ноль (‘0’) вне зависимости от значений символов масок М1 и М2, поступающих из генератора 505 масок. В результате, выходные сигналы умножителей 524, 526, 528, 530 и 532 не влияют на выходной сигнал средства 540 выполнения операции "исключающее ИЛИ", несмотря на то что их подают в средство 540 выполнения операции "исключающее ИЛИ". Операция установки значений входных информационных битов а2, а3, а4, а5 и a6 равными нулю (‘0’) эквивалентна операции переключения, посредством которой отключают выходы умножителей 524, 526, 528, 530 и 532.

Затем средство 540 выполнения операции "исключающее ИЛИ" осуществляет посимвольное выполнение операции "исключающее ИЛИ" над потоками символов длиной 4 бита, поступающими с выходов умножителей 520, 522, 524, 526, 528, 530 и 532, а его выходной сигнал подают в повторитель 550.

Поток Ws закодированных символов длиной 4 бита, получаемый на выходе средства 540 выполнения операции "исключающее ИЛИ", может быть представлен в следующем виде:

уравнение 13

Ws=(W1×a0)+(W2×a1).

В этот момент времени контроллер 510 подает в повторитель 550 управляющий сигнал, посредством которого осуществляют управление частотой повторения по выходному сигналу средства 540 выполнения операции "исключающее ИЛИ". Поскольку в устройстве кодирования типа (24,2) поток символов, получаемый на выходе средства 540 выполнения операции "исключающее ИЛИ", имеет длину 4 бита, то частота повторения в повторителе 550 равна восьми (‘8’). Следовательно, контроллер 510 подает в повторитель 550 управляющий сигнал, посредством которого ему дают команду повторить входной сигнал восемь раз. В ответ на управляющий сигнал повторитель 550 повторяет поток символов длиной 4 бита, полученный с выхода средства 540 выполнения операции "исключающее ИЛИ", восемь раз и подает в устройство 560 удаления отдельных символов поток символов длиной 32 бита.

В этот момент контроллер 510 подает в устройство 560 удаления отдельных символов управляющий сигнал, посредством которого ему дают команду удалить отдельные символы, расположенные в тех местоположениях удаляемых символов, которые соответствуют коду типа (24,2). Затем в устройство 560 удаления отдельных символов подают считанные из запоминающего устройства 570 данные о 8-ми местоположениях удаляемых символов, и из последовательности закодированных символов длиной 32 бита, поступившей из повторителя 550, удаляют те закодированные символы, которые находятся в этих 8-ми местоположениях удаляемых символов. То есть, устройство 560 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита, поступившей из повторителя 550, 8 символов, находящихся в тех местоположениях удаляемых символов, которые считаны из запоминающего устройства 570. Например, в том случае когда местоположениями удаляемых символов, считанными из запоминающего устройства 570, являются 0-е, 4-е, 8-е, 12-е, 16-е, 20-е, 24-е и 28-е местоположения символов (указанные в таблице 1), устройство 560 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита 0-й, 4-й, 8-й, 12-й, 16-й, 20-й, 24-й и 28-й закодированные символы и осуществляет вывод 24-х закодированных символов.

В-седьмых, ниже приведен еще один вариант, в котором устройство кодирования служит в качестве устройства кодирования типа (24,1). В устройство кодирования подают указатель скорости передачи, состоящий из 1-го бита a0, а значения остальных битов а1, a2, a3, а4, а5 и a6 указателя скорости передачи, подаваемых в устройство кодирования, устанавливают равными нулю (‘0’). Одновременно с этим в контроллер 510 подают информацию о количестве битов, посредством которой указывают, что в устройство кодирования подан указатель скорости передачи, состоящий из 1-го бита. Затем контроллер 510 подает в генератор 500 кодов Уолша управляющий сигнал, посредством которого ему дают команду на осуществление генерации кода Уолша длиной 2 бита. После получения управляющего сигнала генератор 500 кодов Уолша осуществляет генерацию кода Уолша W1 длиной 2 бита и подает созданный код Уолша W1 в соответствующий умножитель. В частности, код Уолша W1 подают в умножитель 520. В таблице 20 приведен код Уолша длиной 2 бита, генерацию которого осуществляют посредством генератора 500 кодов Уолша.

Тем временем, один (‘1’) входной информационный бит указателя скорости передачи подают в соответствующий умножитель. В таблице 21 указано соответствие между этим одним входным информационным битом и соответствующим ему умножителем.

В таблице 22 приведен входной информационный бит и код Уолша, который подают в соответствующий умножитель.

Посредством умножителя выполняют умножение входного информационного бита на подаваемый в умножитель код Уолша, приведенный в таблице 22, а полученный выходной сигнал подают в средство 540 выполнения операции "исключающее ИЛИ". В частности, умножение входного информационного бита a0 на каждый символ кода Уолша W1 выполняют посредством умножителя 520, а полученный на его выходе сигнал подают в средство 540 выполнения операции "исключающее ИЛИ".

Между тем, поскольку значения входных информационных битов а1, а2, а3, а4, а5 и a6, которые подают в умножители 522, 524, 526, 528, 530 и 532, установлены равными нулю (‘0’), то выходные сигналы умножителей 522, 524, 526, 528, 530 и 532 не влияют на выходной сигнал средства 540 выполнения операции "исключающее ИЛИ" и не зависят от вида кодов Уолша W2, W4, W8 и W16, поступающих из генератора 500 кодов Уолша, и от вида масок М1 и M2, поступающих из генератора 505 масок. В частности, на выходе умножителей 522, 524, 526, и 528 получают потоки символов, состоящие из закодированных символов, все из которых имеют значение ноль (‘0’) вне зависимости от того, какие значения принимают символы кодов Уолша W2, W4, W8 и W16, поступающих из генератора 500 кодов Уолша. Аналогичным образом на выходе умножителей 530 и 532 получают потоки символов, каждый из которых состоит из закодированных символов, все из которых имеют значение ноль (‘0’) вне зависимости от значений символов масок М1 и М2, поступающих из генератора 505 масок. В результате, выходные сигналы умножителей 522, 524, 526, 528, 530 и 532 не влияют на выходной сигнал средства 540 выполнения операции "исключающее ИЛИ", несмотря на то что их подают в средство 540 выполнения операции "исключающее ИЛИ". Операция установки значений входных информационных битов а1, а2, а3, а4, а5 и a6 равными нулю (‘0’) эквивалентна операции переключения, посредством которой отключают выходы умножителей 522, 524, 526, 528, 530 и 532.

Затем средство 540 выполнения операции "исключающее ИЛИ" осуществляет посимвольное выполнение операции "исключающее ИЛИ" над потоками символов длиной 2 бита, поступающими с выходов умножителей 520, 522, 524, 526, 528, 530 и 532, а его выходной сигнал подают в повторитель 550.

Поток Ws закодированных символов длиной 2 бита, получаемый на выходе средства 540 выполнения операции "исключающее ИЛИ", может быть представлен в следующем виде:

уравнение 14

Ws=(W1×a0).

В этот момент времени контроллер 510 подает в повторитель 550 управляющий сигнал, посредством которого осуществляют управление частотой повторения по выходному сигналу средства 540 выполнения операции "исключающее ИЛИ". Поскольку в устройстве кодирования типа (24,1) поток символов, получаемый на выходе средства 540 выполнения операции "исключающее ИЛИ", имеет длину 2 бита, то частота повторения в повторителе 550 равна тридцати двум (‘32’). Следовательно, контроллер 510 подает в повторитель 550 управляющий сигнал, посредством которого ему дают команду повторить входной сигнал тридцать два раза. В ответ на управляющий сигнал повторитель 550 повторяет поток символов длиной 2 бита, полученный с выхода средства 540 выполнения операции "исключающее ИЛИ", тридцать два раза и подает в устройство 560 удаления отдельных символов поток символов длиной 64 бита.

В этот момент контроллер 510 подает в устройство 560 удаления отдельных символов управляющий сигнал, посредством которого ему дают команду удалить отдельные символы, расположенные в тех местоположениях удаляемых символов, которые соответствуют коду типа (24,1). Затем в устройство 560 удаления отдельных символов подают считанные из запоминающего устройства 570 данные о сорока (‘40’) местоположениях удаляемых символов и из последовательности закодированных символов длиной 64 бита, поступившей из повторителя 550, удаляют те закодированные символы, которые находятся в этих сорока (‘40’) местоположениях удаляемых символов. То есть, устройство 560 удаления отдельных символов удаляет из последовательности закодированных символов длиной 64 бита, поступившей из повторителя 550, 40 символов, находящихся в тех местоположениях удаляемых символов, которые считаны из запоминающего устройства 570. Например, в том случае когда местоположениями удаляемых символов, считанными из запоминающего устройства 570, являются все четные местоположения символов, а также 1-е, 3-е, 5-е, 7-е, 9-е, 11-е, 13-е и 15-е местоположения символов (указанные в таблице 1), устройство 560 удаления отдельных символов удаляет из последовательности закодированных символов длиной 64 бита все четные закодированные символы, а также 1-й, 3-й, 5-й, 7-й, 9-й, 11-й, 13-й и 15-й закодированные символы, и осуществляет вывод 24-х закодированных символов.

Первый вариант осуществления изобретения (Устройство декодирования)

На фиг.6 показана структура устройства декодирования, соответствующего устройству кодирования из фиг.5. Описание устройства декодирования будет приведено отдельно для соответствующих вариантов, в которых устройство декодирования служит в качестве любого из нижеперечисленных устройств декодирования, начиная с устройства декодирования типа (24,1) и заканчивая устройством декодирования типа (24,7).

Во-первых, ниже приведено описание варианта, в котором устройство декодирования служит в качестве устройства декодирования типа (24,7), соответствующего устройству кодирования типа (24,7), описание которого приведено применительно к фиг.5. В устройство декодирования типа (24,7) поступает поток закодированных символов, содержащий в себе 24 закодированных символа, имеющих значения ‘+1’ или ‘-1’, кодирование которого осуществлено посредством устройства кодирования типа (24,7). Принятый поток закодированных символов подают в устройство 650 вставки нулей (‘0’).

Между тем, после получения информации о заранее заданной длине кода, контроллер 630 подает в устройство декодирования типа (24,7) управляющий сигнал, посредством которого ему дают команду осуществить вставку нуля (‘0’), представляющего собой промежуточное значение между ‘+1’ и ‘-1 ‘, в те местоположения удаленных символов, которые соответствуют устройству кодирования типа (24,7). Устройство 650 вставки нулей, управление которым осуществляют посредством контроллера 630, получает из запоминающего устройства 660 информацию о 8-ми местоположениях удаленных символов, соответствующих наличию 7-ми входных информационных битов. Например, местоположениями удаленных символов, которые соответствуют наличию 7-ми входных информационных битов, являются 0-е, 4-е, 8-е, 12-е, 16-е, 20-е, 24-е и 28-е местоположения символов, либо 0-е, 1-е, 2-е, 3-е, 4-е, 5-е, 6-е и 7-е местоположения символов.

Следовательно, устройство 650 вставки нулей осуществляет вставку нулей (‘0’) в те местоположения удаленных символов в последовательности из 24-х закодированных символов, образующих собой принятый поток закодированных символов, которые получены из запоминающего устройства 660, и подает поток символов со вставленными нулями, состоящий из 32-х закодированных символов, в накапливающий сумматор 600 символов. Затем контроллер 630 подает в накапливающий сумматор 600 символов управляющий сигнал, посредством которого ему дают команду выполнить накопление символов, повторяющихся такое количество раз, которое равно частоте повторения в устройстве кодирования типа (24,7). Поскольку устройство кодирования типа (24,7) не осуществляет повторение символов, то на выходе накапливающего сумматора 600 символов получают 32 принятых символа без изменения. Эти 32 принятых символа подают в устройство 620 вычисления корреляции, а также подают в умножители 602, 604 и 606. Затем генератор 610 масок осуществляет генерацию функций маски M1, M2 и M1+M2, все из которых имеют длину 32 бита, и подает функцию маски M1 в умножитель 602, функцию маски M2 - в умножитель 604, а функцию маски M1+M2 – в умножитель 606. Функции маски изменяют в соответствии с местоположениями удаляемых символов (или в соответствии со схемой удаления отдельных символов). В случае использования местоположений удаляемых символов применяют функции маски, используемые в устройстве кодирования. Затем умножитель 602 выполняет посимвольное умножение принятых символов на функцию маски M1, а умножитель 604 выполняет посимвольное умножение принятых символов на функцию маски M2. К тому же, умножитель 606 выполняет посимвольное умножение принятых символов на функцию маски M1+M2. Поток символов с выхода умножителя 602 подают в устройство 622 вычисления корреляции через коммутатор 652, управление которым осуществляют посредством контроллера 630. Поток символов с выхода умножителя 604 подают в устройство 624 вычисления корреляции через коммутатор 654, управление которым осуществляют посредством контроллера 630. Поток символов с выхода умножителя 606 подают в устройство 626 вычисления корреляции через коммутатор 656, управление которым осуществляют посредством контроллера 630. Затем устройство 620 вычисления корреляции вычисляет все значения корреляции между принятым потоком символов длиной 32 бита и 32-мя кодами Уолша длиной 32 бита, и подает в корреляционный компаратор 640 номер того кода Уолша, который имеет наибольшую корреляцию, значение корреляции и номер маски, равный нулю (‘0’), указывающий то, что на предыдущем этапе функция маски не была использована. Устройство 622 вычисления корреляции вычисляет все значения корреляции между потоком символов, полученным путем умножения принятого потока символов длиной 32 бита на функцию маски M1, и 32-мя кодами Уолша длиной 32 бита, и подает в корреляционный компаратор 640 номер того кода Уолша, который имеет наибольшую корреляцию, значение корреляции и номер маски, равный единице (‘1’), посредством которого указывают номер маски, используемой на предыдущем этапе. Устройство 624 вычисления корреляции вычисляет все значения корреляции между потоком символов, полученным путем умножения принятого потока символов длиной 32 бита на функцию маски M2, и 32-мя кодами Уолша длиной 32 бита и подает в корреляционный компаратор 640 номер того кода Уолша, который имеет наибольшую корреляцию, значение корреляции и номер маски, равный двум (‘2’), посредством которого указывают номер маски, используемой на предыдущем этапе. Устройство 626 вычисления корреляции вычисляет все значения корреляции между потоком символов, полученным путем умножения принятого потока символов длиной 32 бита на функцию маски M1+M2, и 32-мя кодами Уолша длиной 32 бита и подает в корреляционный компаратор 640 номер того кода Уолша, который имеет наибольшую корреляцию, значение корреляции и номер маски, равный трем (‘3’), посредством которого указывают номер маски, используемой на предыдущем этапе. Затем корреляционный компаратор 640 осуществляет выбор наибольшего из значений, полученных из устройств 620, 622, 624 и 626 вычисления корреляции, объединяет соответствующей номер кода Уолша и номер маски и осуществляет вывод значения, полученного в результате объединения, в качестве декодированных битов.

Во-вторых, ниже приведено описание варианта, в котором устройство декодирования служит в качестве устройства декодирования типа (24,6), соответствующего устройству кодирования типа (24,6), описание которого приведено применительно к фиг.5. В устройство декодирования типа (24,6) поступает поток закодированных символов, содержащий в себе 24 закодированных символа, имеющих значения ‘+1’ или ‘-1’, кодирование которого осуществлено посредством устройства кодирования типа (24,6). Принятый поток закодированных символов подают в устройство 650 вставки нулей (‘0’).

Между тем, после получения информации о заранее заданной длине кода, контроллер 630 подает в устройство декодирования типа (24,6) управляющий сигнал, посредством которого ему дают команду осуществить вставку нуля (‘0’), представляющего собой промежуточное значение между ‘+1’ и ‘-1 ‘, в те местоположения удаленных символов, которые соответствуют устройству кодирования типа (24,6). Устройство 650 вставки нулей, управление которым осуществляют посредством контроллера 630, получает из запоминающего устройства 660 информацию о 8-ми местоположениях удаленных символов, соответствующих 6-ти входным информационным битам. Например, местоположениями удаленных символов, которые соответствуют наличию 6-ти входных информационных битов, являются 0-е, 1-е, 2-е, 3-е, 4-е, 5-е, 6-е и 7-е местоположения символов.

Следовательно, устройство 650 вставки нулей осуществляет вставку нулей (‘0’) в те местоположения удаленных символов в последовательности из 24-х закодированных символов, образующих собой принятый поток закодированных символов, которые получены из запоминающего устройства 660, и подает поток символов со вставленными нулями, состоящий из 32-х закодированных символов, в накапливающий сумматор 600 символов. Затем контроллер 630 подает в накапливающий сумматор 600 символов управляющий сигнал, посредством которого ему дают команду выполнить накопление символов, повторяющихся такое количество раз, которое равно частоте повторения в устройстве кодирования типа (24,6). Поскольку устройством кодирования типа (24,6) выполнено лишь однократное повторение символов, то на выходе накапливающего сумматора 600 символов получают 32 принятых символа без изменения. Эти 32 принятых символа подают в устройство 620 вычисления корреляции, а также подают в умножители 602, 604 и 606. Затем генератор 610 масок осуществляет генерацию функций маски M1 и M2, все из которых имеют длину 32 бита, и подает функцию маски M1 в умножитель 602, а функцию маски M2 - в умножитель 604. Функции маски изменяют в соответствии с местоположениями удаляемых символов (или в соответствии со схемой удаления отдельных символов). В случае использования местоположений удаляемых символов применяют функции маски, используемые в устройстве кодирования. Затем умножитель 602 выполняет посимвольное умножение принятых символов на функцию маски M1, а умножитель 604 выполняет посимвольное умножение принятых символов на функцию маски M2. Поток символов с выхода умножителя 602 подают в устройство 622 вычисления корреляции через коммутатор 652, управление которым осуществляют посредством контроллера 630. Посредством коммутаторов 654 и 656, управление которыми осуществляет контроллер 630, отключают потоки символов, поступающие с выходов умножителей 604 и 606, поэтому выходные сигналы умножителей 604 и 606 не используют. Затем устройство 620 вычисления корреляции вычисляет все значения корреляции между принятым потоком символов длиной 32 бита и 32-мя кодами Уолша длиной 32 бита и подает в корреляционный компаратор 640 номер того кода Уолша, который имеет наибольшую корреляцию, значение корреляции и номер маски, равный нулю (‘0’), указывающий то, что на предыдущем этапе функция маски не была использована. Устройство 622 вычисления корреляции вычисляет все значения корреляции между потоком символов, полученным путем умножения принятого потока символов длиной 32 бита на функцию маски M1, и 32-мя кодами Уолша длиной 32 бита и подает в корреляционный компаратор 640 номер того кода Уолша, который имеет наибольшую корреляцию, значение корреляции и номер маски, равный единице (‘1’), посредством которого указывают номер маски, используемой на предыдущем этапе. Затем корреляционный компаратор 640 объединяет номер кода Уолша и номер маски, полученные из устройства 620 вычисления корреляции, и осуществляет вывод значения, полученного в результате объединения, в качестве декодированных битов.

В-третьих, ниже приведено описание варианта, в котором устройство декодирования служит в качестве устройства декодирования типа (24,5), соответствующего устройству кодирования типа (24,5), описание которого приведено применительно к фиг.5. В устройство декодирования типа (24,5) поступает поток закодированных символов, содержащий в себе 24 закодированных символа, имеющих значения ‘+1’ или ‘-1’, кодирование которого осуществлено посредством устройства кодирования типа (24,5). Принятый поток закодированных символов подают в устройство 650 вставки нулей (‘0’).

Между тем, после получения информации о заранее заданной длине кода, контроллер 630 подает в устройство декодирования типа (24,5) управляющий сигнал, посредством которого ему дают команду осуществить вставку нуля (‘0’), представляющего собой промежуточное значение между ‘+1’ и ‘-1‘, в те местоположения удаленных символов, которые соответствуют устройству кодирования типа (24,5). Устройство 650 вставки нулей, управление которым осуществляют посредством контроллера 630, получает из запоминающего устройства 660 информацию о 8-ми местоположениях удаленных символов, соответствующих наличию 5-ти входных информационных битов. Например, местоположениями удаленных символов, которые соответствуют наличию 5-ти входных информационных битов, являются 0-е, 1-е, 2-е, 3-е, 4-е, 5-е, 6-е и 7-е местоположения символов. Следовательно, устройство 650 вставки нулей осуществляет вставку нулей (‘0’) в те местоположения удаленных символов в последовательности из 24-х закодированных символов, образующих собой принятый поток закодированных символов, которые получены из запоминающего устройства 660, и подает поток символов со вставленными нулями, состоящий из 32-х закодированных символов, в накапливающий сумматор 600 символов. Затем контроллер 630 подает в накапливающий сумматор 600 символов управляющий сигнал, посредством которого ему дают команду выполнить накопление символов, повторяющихся такое количество раз, которое равно частоте повторения в устройстве кодирования типа (24,5).

Поскольку устройством кодирования типа (24,5) выполнено лишь однократное повторение символов, то на выходе накапливающего сумматора 600 символов получают 32 принятых символа без изменения. Эти 32 принятых символа подают в устройство 620 вычисления корреляции, а также подают в умножители 602, 604 и 606. Поскольку коммутаторы 652, 654 и 656, находящиеся в узловых точках вывода сигнала из умножителей 602, 604 и 606, являются выключенными вследствие того, что контроллер 630 осуществляет управление ими, то выходные сигналы умножителей 602, 604 и 606 оказываются отключенными, при этом функционирование умножителей 602, 604 и 606 не оказывает никакого воздействия на результат. Затем контроллер 630 подает в устройство 620 вычисления корреляции управляющий сигнал, посредством которого ему дают команду вычислить значения корреляции между принятым потоком символов длиной 32 бита и кодами Уолша, имеющими одинаковую длину кода (то есть, кодами Уолша длиной 32 бита). После этого устройство 620 вычисления корреляции вычисляет все значения корреляции между принятым потоком символов длиной 32 бита и 32-мя кодами Уолша длиной 32 бита, и подает в корреляционный компаратор 640 номер кода Уолша, имеющего наибольшую корреляцию, значение корреляции и номер маски, равный нулю (‘0’). Затем корреляционный компаратор 640 объединяет номер кода Уолша и номер маски, полученные из устройства 620 вычисления корреляции, и осуществляет вывод значения, полученного в результате объединения, в качестве декодированных битов.

В-четвертых, ниже приведено описание варианта, в котором устройство декодирования служит в качестве устройства декодирования типа (24,4), соответствующего устройству кодирования типа (24,4), описание которого приведено применительно к фиг.5. В устройство декодирования типа (24,4) поступает поток закодированных символов, содержащий в себе 24 закодированных символа, имеющих значения ‘+1’ или ‘-1’, кодирование которого осуществлено посредством устройства кодирования типа (24,4). Принятый поток закодированных символов подают в устройство 650 вставки нулей.

Между тем, после получения информации о заранее заданной длине кода, контроллер 630 подает в устройство 650 вставки нулей управляющий сигнал, посредством которого ему дают команду осуществить вставку нуля (‘0’), представляющего собой промежуточное значение между ‘+1’ и ‘-1‘, в те местоположения удаленных символов, которые соответствуют устройству кодирования типа (24,4). Устройство 650 вставки нулей, управление которым осуществляют посредством контроллера 630, получает из запоминающего устройства 660 информацию о местоположениях удаленных символов, соответствующих наличию 4-х входных информационных битов. Например, теми 8-ю местоположениями удаленных символов, которые соответствуют наличию 4-х входных информационных битов, являются 0-е, 1-е, 2-е, 3-е, 4-е, 5-е, 6-е и 16-е местоположения символов. Следовательно, устройство 650 вставки нулей осуществляет вставку нулей (‘0’) в те местоположения удаленных символов в последовательности из 24-х закодированных символов, образующих собой принятый поток закодированных символов, которые получены из запоминающего устройства 660, и подает поток символов со вставленными нулями, состоящий из 32-х закодированных символов, в накапливающий сумматор 600 символов. Затем контроллер 630 подает в накапливающий сумматор 600 символов управляющий сигнал, посредством которого ему дают команду выполнить накопление символов, повторяющихся такое количество раз, которое равно частоте повторения в устройстве кодирования типа (24,4).

Поскольку устройством кодирования типа (24,4) выполнено двукратное повторение символов, то из 32-х принятых символов накапливающий сумматор 600 символов накапливает по два символа, местоположения которых повторяются, и осуществляют вывод потока символов длиной 16 битов. Эти 16 принятых символов, полученные с выхода накапливающего сумматора 600, подают в устройство 620 вычисления корреляции, а также подают в умножители 602, 604 и 606. Коммутаторы 652, 654 и 656, соединенные с узловыми точками вывода сигнала из умножителей 602, 604 и 606, являются выключенными вследствие того, что контроллер 630 осуществляет управление ими, поэтому выходные сигналы умножителей 602, 604 и 606 не используют. Затем контроллер 630 подает в устройство 620 вычисления корреляции управляющий сигнал, посредством которого ему дают команду вычислить значения корреляции между принятым потоком символов и кодами Уолша, имеющими одинаковую длину (то есть, кодами Уолша длиной 16 битов). После этого устройство 620 вычисления корреляции вычисляет все значения корреляции между принятым потоком символов длиной 16 битов и кодами Уолша длиной 16 битов, и подает в корреляционный компаратор 640 номер кода Уолша, имеющего наибольшую корреляцию, значение корреляции и значение, равное нулю (‘0’), посредством которого указывают номер маски. Затем корреляционный компаратор 640 объединяет номер кода Уолша и номер маски, полученные из устройства 620 вычисления корреляции, и осуществляет вывод значения, полученного в результате объединения, в качестве декодированных битов.

В-пятых, ниже приведено описание варианта, в котором устройство декодирования служит в качестве устройства декодирования типа (24,3), соответствующего устройству кодирования типа (24,3), описание которого приведено применительно к фиг.5. В устройство декодирования типа (24,3) поступает поток закодированных символов, содержащий в себе 24 закодированных символа, имеющих значения ‘+1’ или ‘-1’, кодирование которого осуществлено посредством устройства кодирования типа (24,3). Принятый поток закодированных символов подают в устройство 650 вставки нулей.

Между тем, после получения информации о заранее заданной длине кода, контроллер 630 подает в устройство 650 вставки нулей управляющий сигнал, посредством которого ему дают команду осуществить вставку нуля (‘0’), представляющего собой промежуточное значение между ‘+1’ и ‘-1 ‘, в те местоположения удаленных символов, которые соответствуют устройству кодирования типа (24,3). Устройство 650 вставки нулей, управление которым осуществляют посредством контроллера 630, получает из запоминающего устройства 660 информацию о местоположениях удаленных символов, соответствующих наличию 3-х входных информационных битов. Например, теми 8-ю местоположениями удаленных символов, которые соответствуют наличию 3-х входных информационных битов, являются 0-е, 3-е, 5-е, 6-е, 7-е, 8-е, 16-е и 24-е местоположения символов. Следовательно, устройство 650 вставки нулей осуществляет вставку нулей (‘0’) в те местоположения удаленных символов в последовательности из 24-х закодированных символов, образующих собой принятый поток закодированных символов, которые получены из запоминающего устройства 660, и подает поток символов со вставленными нулями, состоящий из 32-х закодированных символов, в накапливающий сумматор 600 символов. Затем контроллер 630 подает в накапливающий сумматор 600 символов управляющий сигнал, посредством которого ему дают команду выполнить накопление символов, повторяющихся такое количество раз, которое равно частоте повторения в устройстве кодирования типа (24,3).

Поскольку устройством кодирования типа (24,3) выполнено четырехкратное повторение символов, то из 32-х принятых символов накапливающий сумматор 600 символов накапливает по четыре символа, местоположения которых повторяются, и осуществляют вывод потока символов длиной 8 битов. Последовательность принятых символов длиной 8 битов, полученную с выхода накапливающего сумматора 600, подают в устройство 620 вычисления корреляции, а также подают в умножители 602, 604 и 606. Коммутаторы 652, 654 и 656, соединенные с узловыми точками вывода сигнала из умножителей 602, 604 и 606, являются выключенными вследствие того, что контроллер 630 осуществляет управление ими, поэтому выходные сигналы умножителей 602, 604 и 606 не используют. Затем контроллер 630 подает в устройство 620 вычисления корреляции управляющий сигнал, посредством которого ему дают команду вычислить значения корреляции между принятым потоком символов и кодами Уолша, имеющими одинаковую длину (то есть, кодами Уолша длиной 8 битов). После этого устройство 620 вычисления корреляции вычисляет все значения корреляции между принятым потоком символов длиной 8 битов и восемью кодами Уолша длиной 8 битов, и подает в корреляционный компаратор 640 номер кода Уолша, имеющего наибольшую корреляцию, значение корреляции и значение, равное нулю (‘0’), посредством которого указывают номер маски. Затем корреляционный компаратор 640 объединяет номер кода Уолша и номер маски, полученные из устройства 620 вычисления корреляции, и осуществляет вывод значения, полученного в результате объединения, в качестве декодированных битов.

В-шестых, ниже приведено описание варианта, в котором устройство декодирования служит в качестве устройства декодирования типа (24,2), соответствующего устройству кодирования типа (24,2), описание которого приведено применительно к фиг.5. В устройство декодирования типа (24,2) поступает поток закодированных символов, содержащий в себе 24 закодированных символа, имеющих значения ‘+1’ или ‘-1’, кодирование которого осуществлено посредством устройства кодирования типа (24,2). Принятый поток закодированных символов подают в устройство 650 вставки нулей.

Между тем, после получения информации о заранее заданной длине кода, контроллер 630 подает в устройство 650 вставки нулей управляющий сигнал, посредством которого ему дают команду осуществить вставку нуля (‘0’), представляющего собой промежуточное значение между ‘+1’ и ‘-1‘, в те местоположения удаленных символов, которые соответствуют устройству кодирования типа (24,2). Устройство 650 вставки нулей, управление которым осуществляют посредством контроллера 630, получает из запоминающего устройства 660 информацию о местоположениях удаленных символов, соответствующих наличию 2-х входных информационных битов. Например, теми 8-ю местоположениями удаленных символов, которые соответствуют наличию 2-х входных информационных битов, являются 0-е, 4-е, 8-е, 12-е, 16-е, 20-е, 24-е и 28-е местоположения символов. Следовательно, устройство 650 вставки нулей осуществляет вставку нулей (‘0’) в те местоположения удаленных символов в последовательности из 24-х закодированных символов, образующих собой принятый поток закодированных символов, которые получены из запоминающего устройства 660, и подает поток символов со вставленными нулями, состоящий из 32-х закодированных символов, в накапливающий сумматор 600 символов. Затем контроллер 630 подает в накапливающий сумматор 600 символов управляющий сигнал, посредством которого ему дают команду выполнить накопление символов, повторяющихся такое количество раз, которое равно частоте повторения в устройстве кодирования типа (24,2).

Поскольку устройством кодирования типа (24,2) выполнено восьмикратное повторение символов, то из 32-х принятых символов накапливающий сумматор 600 символов накапливает по восемь символов, местоположения которых повторяются, и осуществляет вывод потока символов длиной 4 бита. Последовательность принятых символов длиной 4 бита, полученную с выхода накапливающего сумматора 600, подают в устройство 620 вычисления корреляции, а также подают в умножители 602, 604 и 606. Коммутаторы 652, 654 и 656, соединенные с узловыми точками вывода сигнала из умножителей 602, 604 и 606, являются выключенными вследствие того, что контроллер 630 осуществляет управление ими, поэтому выходные сигналы умножителей 602, 604 и 606 не используют. Затем контроллер 630 подает в устройство 620 вычисления корреляции управляющий сигнал, посредством которого ему дают команду вычислить значения корреляции между принятым потоком символов и кодами Уолша, имеющими одинаковую длину (то есть, кодами Уолша длиной 4 бита). После этого устройство 620 вычисления корреляции вычисляет все значения корреляции между принятым потоком символов длиной 4 бита и четырьмя кодами Уолша длиной 4 бита и подает в корреляционный компаратор 640 номер кода Уолша, имеющего наибольшую корреляцию, значение корреляции и значение, равное нулю (‘0’), посредством которого указывают номер маски. Затем корреляционный компаратор 640 объединяет номер кода Уолша и номер маски, полученные из устройства 620 вычисления корреляции, и осуществляет вывод значения, полученного в результате объединения, в качестве декодированных битов.

В-седьмых, ниже приведено описание варианта, в котором устройство декодирования служит в качестве устройства декодирования типа (24,1), соответствующего устройству кодирования типа (24,1), описание которого приведено применительно к фиг.5. В устройство декодирования типа (24,1) поступает поток закодированных символов, содержащий в себе 24 закодированных символа, имеющих значения ‘+1’ или ‘-1’, кодирование которого осуществлено посредством устройства кодирования типа (24,1). Принятый поток закодированных символов подают в устройство 650 вставки нулей.

Между тем, после получения информации о заранее заданной длине кода, контроллер 630 подает в устройство 650 вставки нулей управляющий сигнал, посредством которого ему дают команду осуществить вставку нуля (‘0’), представляющего собой промежуточное значение между ‘+1’ и ‘-1‘, в те местоположения удаленных символов, которые соответствуют устройству кодирования типа (24,1). Устройство 650 вставки нулей, управление которым осуществляют посредством контроллера 630, получает из запоминающего устройства 660 информацию о местоположениях удаленных символов, соответствующих наличию 1-го входного информационного бита. Например, местоположениями удаленных символов, которые соответствуют наличию 1-го входного информационного бита, являются все местоположения символов с четными номерами, а также 1-е, 3-е, 5-е, 7-е, 9-е, 11-е, 13-е и 15-е местоположения символов. Следовательно, устройство 650 вставки нулей осуществляет вставку нулей (‘0’) в те местоположения удаленных символов в последовательности из 24-х закодированных символов, образующих собой принятый поток закодированных символов, которые получены из запоминающего устройства 660, и подает поток символов со вставленными нулями, состоящий из 64-х закодированных символов, в накапливающий сумматор 600 символов. Затем контроллер 630 подает в накапливающий сумматор 600 символов управляющий сигнал, посредством которого ему дают команду выполнить накопление символов, повторяющихся такое количество раз, которое равно частоте повторения в устройстве кодирования типа (24,1).

Поскольку устройством кодирования типа (24,1) выполнено 32-кратное повторение символов, то из 64-х принятых символов накапливающий сумматор 600 символов накапливает по 32 символа, местоположения которых повторяются, и осуществляет вывод потока символов длиной 2 бита. Последовательность принятых символов длиной 2 бита, полученную с выхода накапливающего сумматора 600, подают в устройство 620 вычисления корреляции, а также подают в умножители 602, 604 и 606. Коммутаторы 652, 654 и 656, соединенные с узловыми точками вывода сигнала из умножителей 602, 604 и 606, являются выключенными вследствие того, что контроллер 630 осуществляет управление ими, поэтому выходные сигналы умножителей 602, 604 и 606 не используют. Затем контроллер 630 подает в устройство 620 вычисления корреляции управляющий сигнал, посредством которого ему дают команду вычислить значения корреляции между принятым потоком символов и кодами Уолша, имеющими одинаковую длину (то есть, кодами Уолша длиной 2 бита). После этого устройство 620 вычисления корреляции вычисляет все значения корреляции между принятым потоком символов длиной 2 бита и двумя кодами Уолша длиной 2 бита и подает в корреляционный компаратор 640 номер кода Уолша, имеющего наибольшую корреляцию, значение корреляции и значение, равное нулю (‘0’), посредством которого указывают номер маски. Затем корреляционный компаратор 640 объединяет номер кода Уолша и номер маски, полученные из устройства 620 вычисления корреляции, и осуществляет вывод значения, полученного в результате объединения, в качестве декодированных битов.

Второй вариант осуществления изобретения (Устройство кодирования)

На фиг.9 показана структура устройства кодирования, служащего в качестве всех нижеперечисленных устройств кодирования, начиная с устройства кодирования типа (24,1) и заканчивая устройством кодирования типа (24,7), имеющих различную длину кода, согласно второму варианту осуществления изобретения. То есть, устройство кодирования из фиг.9 осуществляет кодирование от 1-го до 7-ми входных информационных битов посредством различных кодов Уолша или масок, имеющих длину 32 бита, и вывод потока закодированных символов, содержащего в себе 24 закодированных символа. В отличие от устройства кодирования из первого варианта осуществления изобретения, устройство кодирования согласно второму варианту осуществления не содержит в себе повторитель символов.

Со ссылкой на фиг.9, управление операцией кодирования осуществляют посредством контроллера 1110, который определяет количество входных информационных битов. То есть, контроллер 1110 подает в устройство 1160 удаления отдельных символов управляющий сигнал, посредством которого ему дают команду удалить отдельные символы, находящиеся в 8-ми местоположениях удаляемых символов, соответствующих входным информационным битам. Генератор 1100 кодов Уолша осуществляет генерацию кодов Уолша длиной 32 бита. Например, после получения входных информационных битов генератор 1100 кодов Уолша осуществляет генерацию 5-ти различных кодов Уолша длиной 32 бита. Генератор 1105 масок осуществляет генерацию масок длиной 32 бита. Например, после получения входных информационных битов генератор 1105 масок осуществляет генерацию 2-х различных масок длиной 32 бита.

Посредством умножителей 1120-1132 выполняют умножение этих от 1-го до 7-ми входных информационных битов на коды Уолша и маски, полученные из генератора 500 кодов Уолша и генератора 505 масок взаимно-однозначным способом и осуществляют вывод потоков закодированных символов, каждый из которых содержит в себе 32 закодированных символа. Средство 1140 выполнения операции "исключающее ИЛИ" выполняет операцию "исключающее ИЛИ" над потоками закодированных символов, поступившими из умножителей 1120-1132, и осуществляет вывод одного потока закодированных символов, содержащего в себе 32 закодированных символа. Поток закодированных символов длиной 32 бита, полученный на выходе средства 1140 выполнения операции "исключающее ИЛИ", подают в устройство 1160 удаления отдельных символов. В запоминающем устройстве 1170 запоминают 8 местоположений удаляемых символов, соответствующих каждому из этих от 1-го до 7-ми входных информационных битов.

В таблице 23 приведены местоположения удаляемых символов, соответствующие количеству входных информационных битов, которые запоминают в памяти запоминающего устройства 1170 в виде таблицы.

Устройство 1160 удаления отдельных символов, осуществляет прием потока закодированных символов, содержащего в себе 32 закодированных символа, из средства 1140 выполнения операции "исключающее ИЛИ", выполняет под управлением контроллера 1110 удаление из последовательности, состоящей из 32-х закодированных символов, отдельных закодированных символов, находящихся в 8-ми местоположениях удаляемых символов, считанных из запоминающего устройства 1170, и осуществляет вывод потока закодированных символов, содержащего в себе 24 закодированных символа. То есть, в том случае, если количество входных информационных битов равно одному (‘1’), устройство 1160 удаления отдельных символов выполняет под управлением контроллера 1110 удаление из 32-х закодированных символов, полученных с выхода средства 1140 выполнения операции "исключающее ИЛИ", 1-й, 3-й, 5-й, 7-й, 9-й, 11-й, 13-й и 15-й символы и осуществляет вывод потока закодированных символов, содержащего в себе 24 закодированных символа. В том случае если количество входных информационных битов равно двум (‘2’), устройство 1160 удаления отдельных символов выполняет под управлением контроллера 1110 удаление из 32-х закодированных символов, полученных с выхода средства 1140 выполнения операции "исключающее ИЛИ", 0-й, 4-й, 8-й, 12-й, 16-й, 20-й, 24-й и 28-й символы и осуществляет вывод потока закодированных символов, содержащего в себе 24 закодированных символа. В том случае если количество входных информационных битов равно трем (‘3’), устройство 1160 удаления отдельных символов выполняет под управлением контроллера 1110 удаление из 32-х закодированных символов, полученных с выхода средства 1140 выполнения операции "исключающее ИЛИ", 0-й, 3-й, 5-й, 6-й, 7-й, 8-й, 16-й и 24-й символы и осуществляет вывод потока закодированных символов, содержащего в себе 24 закодированных символа. В том случае если количество входных информационных битов равно четырем (‘4’), устройство 1160 удаления отдельных символов выполняет под управлением контроллера 1110 удаление из 32-х закодированных символов, полученных с выхода средства 1140 выполнения операции "исключающее ИЛИ", 0-й, 1-й, 2-й, 3-й, 4-й, 5-й, 6-й и 16-й символы и осуществляет вывод потока закодированных символов, содержащего в себе 24 закодированных символа. В том случае если количество входных информационных битов равно 5-ти, устройство 1160 удаления отдельных символов выполняет под управлением контроллера 1110 удаление из 32-х закодированных символов, полученных с выхода средства 1140 выполнения операции "исключающее ИЛИ", 0-й, 1-й, 2-й, 3-й, 4-й, 5-й, 6-й и 7-й символы и осуществляет вывод потока закодированных символов, содержащего в себе 24 закодированных символа. В том случае если количество входных информационных битов равно 6-ти, устройство 1160 удаления отдельных символов выполняет под управлением контроллера 1110 удаление из 32-х закодированных символов, полученных с выхода средства 1140 выполнения операции "исключающее ИЛИ", 0-й, 1-й, 2-й, 3-й, 4-й, 5-й, 6-й и 7-й символы и осуществляет вывод потока закодированных символов, содержащего в себе 24 закодированных символа. В том случае если количество входных информационных битов равно 7-ми, устройство 1160 удаления отдельных символов выполняет под управлением контроллера 1110 удаление из 32-х закодированных символов, полученных с выхода средства 1140 выполнения операции "исключающее ИЛИ", 0-й, 1-й, 2-й, 3-й, 4-й, 5-й, 6-й и 7-й символы и осуществляет вывод потока закодированных символов, содержащего в себе 24 закодированных символа.

Описание устройства кодирования со ссылкой на фиг.9 будет приведено отдельно для соответствующих случаев, в которых устройство кодирования служит в качестве любого из нижеперечисленных устройств кодирования, начиная с устройства кодирования типа (24,7) и заканчивая устройством кодирования типа (24,1). При этом предполагают, что входные информационные биты, которые подают в устройство кодирования, образуют собой указатель скорости передачи.

Во-первых, ниже приведено описание того варианта, в котором устройство кодирования служит в качестве устройства кодирования типа (24,7). В устройство кодирования подают указатель скорости передачи, состоящий из 7-ми битов a0, a1, a2, a3, a4, a5 и a6. Затем посредством генератора 1100 кодов Уолша осуществляют генерацию кодов Уолша W1, W2, W4, W8 и W16 длиной 32 бита. Генератор 1100 кодов Уолша может функционировать как под управлением контроллера 1110, так и без отдельного средства управления. На фиг.9 показан пример, в котором генератор 1100 кодов Уолша функционирует без отдельного средства управления. Коды Уолша W1, W2, W4, W8 и W16, генерация которых осуществлена посредством генератора 1100 кодов Уолша, подают в надлежащем порядке в соответствующие умножители. В частности, код Уолша W1 подают в умножитель 1120, код Уолша W2 подают в умножитель 1122, код Уолша W4 подают в умножитель 1124, код Уолша W8 подают в умножитель 1126, а код Уолша W16 подают в умножитель 1128. В таблице 24 приведены коды Уолша длиной 32 бита, генерацию которых осуществляют посредством генератора 1100 кодов Уолша.

В этот же самый момент времени генератор 1105 масок осуществляет генерацию маски M1=0111 0111 0010 0100 0110 0000 0000 0000 и маски M2=0010 0110 0101 0100 0101 0100 0100 0000 и подает созданные маски M1 и M2 в умножители, соответственно, 1130 и 1132.

Тем временем, 7 входных информационных битов указателя скорости передачи в надлежащем порядке подают в соответствующие умножители. В таблице 25 указано соответствие между этими 7-ю входными информационными битами и соответствующими им умножителями.

В таблице 26 приведены входные информационные биты и коды Уолша или маски, которые подают в соответствующие умножители.

Посредством умножителей выполняют умножение входных информационных битов на подаваемые в умножители коды Уолша или маски, приведенные в таблице 26, а полученные с их выходов сигналы подают в средство 1140 выполнения операции "исключающее ИЛИ". В частности, посредством умножителя 1120 выполняют умножение входного информационного бита a0 на каждый символ кода Уолша W1, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ". Посредством умножителя 1122 выполняют умножение входного информационного бита a1 на каждый символ кода Уолша W2, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ". Посредством умножителя 1124 выполняют умножение входного информационного бита а2 на каждый символ кода Уолша W4, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ". Посредством умножителя 1126 выполняют умножение входного информационного бита a3 на каждый символ кода Уолша W8, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ". Посредством умножителя 1128 выполняют умножение входного информационного бита a4 на каждый символ кода Уолша W16, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ". Посредством умножителя 1130 выполняют умножение входного информационного бита a5 на каждый символ маски М1, а полученный на его выходе сигнал подают в средство выполнения операции 1140 "исключающее ИЛИ". Посредством умножителя 1132 выполняют умножение входного информационного бита а6 на каждый символ маски M2, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ".

Затем средство 1140 выполнения операции "исключающее ИЛИ" осуществляет посимвольное выполнение операции "исключающее ИЛИ" над потоками символов длиной 32 бита, поступающими с выходов умножителей 1120, 1122, 1124, 1126, 1128, 1130 и 1132, а полученный на его выходе сигнал подают в устройство 1160 удаления отдельных символов.

Поток Ws закодированных символов длиной 32 бита, получаемый на выходе средства 1140 выполнения операции "исключающее ИЛИ", может быть представлен в следующем виде:

уравнение 15

Ws=(W1×a0)+(W2×a1)+(W4×a2)+(W8×a3)+(W16×a4)+(M1×a5)+(M2×a6).

В этот момент времени контроллер 1110 подает в устройство 1160 удаления отдельных символов управляющий сигнал, посредством которого ему дают команду удалить отдельные символы, находящиеся в тех местоположениях удаляемых символов, которые соответствуют коду (24,7). Затем устройство 1160 удаления отдельных символов получает из запоминающего устройства 1170 данные о 8-ми местоположениях удаляемых символов и удаляет из последовательности закодированных символов длиной 32 бита, полученной из средства 1140 выполнения операции "исключающее ИЛИ", те закодированные символы, которые расположены в этих 8-ми местоположениях удаляемых символов. То есть, устройство 1160 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита, поступившей из средства 1140 выполнения операции "исключающее ИЛИ", 8 символов, находящихся в тех местоположениях удаляемых символов, которые считаны из запоминающего устройства 1170. Например, в том случае когда местоположениями удаляемых символов, полученными из запоминающего устройства 1170, являются 0-е, 1-е, 2-е, 3-е, 4-е, 5-е, 6-е и 7-е местоположения символов, устройство 1160 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита 0-й, 1-й, 2-й, 3-й, 4-й, 5-й, 6-й и 7-й закодированные символы и осуществляет вывод 24-х закодированных символов.

Во-вторых, ниже приведено описание того варианта, в котором устройство кодирования служит в качестве устройства кодирования типа (24,6). В устройство кодирования подают указатель скорости передачи, состоящий из 6-ти битов a0, a1, a2, a3, a4 и a5, а значение оставшегося бита a6 указателя скорости передачи, подаваемого в устройство кодирования, устанавливают равным нулю (‘0’). Затем посредством генератора 1100 кодов Уолша осуществляет генерацию кодов Уолша W1, W2, W4, W8 и W16 длиной 32 бита. Коды Уолша W1, W2, W4, W8 и W16, созданные посредством генератора 1100 кодов Уолша, подают в надлежащем порядке в соответствующие умножители. В частности, код Уолша W1 подают в умножитель 1120, код Уолша W2 подают в умножитель 1122, код Уолша W4 подают в умножитель 1124, код Уолша W8 подают в умножитель 1126, а код Уолша W16 подают в умножитель 1128. В таблице 27 приведены коды Уолша длиной 32 бита, генерацию которых осуществляют посредством генератора 1100 кодов Уолша.

В этот же самый момент времени генератор 1105 масок осуществляет генерацию маски M1=0111 0111 0010 0100 0110 0000 0000 0000 и подает созданную маску M1 в умножитель 1130.

Тем временем, 6 входных информационных битов указателя скорости передачи в надлежащем порядке подают в соответствующие умножители. В таблице 28 указано соответствие между этими 6-ю входными информационными битами и соответствующими им умножителями.

В таблице 29 приведены входные информационные биты и коды Уолша или маска, которые подают в соответствующие умножители.

Посредством умножителей выполняют умножение входных информационных битов на подаваемые в умножители коды Уолша или маску, приведенные в таблице 29, а полученные с их выходов сигналы подают в средство 1140 выполнения операции "исключающее ИЛИ". В частности, посредством умножителя 1120 выполняют умножение входного информационного бита a0 на каждый символ кода Уолша W1, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ". Посредством умножителя 1122 выполняют умножение входного информационного бита a1 на каждый символ кода Уолша W2, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ". Посредством умножителя 1124 выполняют умножение входного информационного бита а2 на каждый символ кода Уолша W4, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ". Посредством умножителя 1126 выполняют умножение входного информационного бита a3 на каждый символ кода Уолша W8, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ". Посредством умножителя 1128 выполняют умножение входного информационного бита a4 на каждый символ кода Уолша W16, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ". Посредством умножителя 1130 выполняют умножение входного информационного бита a5 на каждый символ маски М1, а полученный на его выходе сигнал подают в средство выполнения операции 1140 "исключающее ИЛИ".

Между тем, поскольку значение входного информационного бита a6, который подают в умножитель 1132, установлено равным нулю (‘0’), то выходной сигнал умножителя 1132 не влияет на выходной сигнал средства 1140 выполнения операции "исключающее ИЛИ" вне зависимости от вида маски M2, поступающей из генератора 1105 масок. То есть, на выходе умножителя 1132 получают поток символов, состоящий из закодированных символов, все из которых имеют значение ноль (‘0’), вне зависимости от того, какие значения имеют символы в потоке символов, поступающем из генератора 1105 масок. Следовательно, выходной сигнал умножителя 1132 не влияет на выходной сигнал средства 1140 выполнения операции "исключающее ИЛИ". Операция установки значения входного информационного бита a6 равным нулю (‘0’) эквивалентна операции переключения, посредством которой отключают выход умножителя 1132.

Затем средство 1140 выполнения операции "исключающее ИЛИ" осуществляет посимвольное выполнение операции "исключающее ИЛИ" над потоками символов длиной 32 бита, поступающими с выходов умножителей 1120, 1122, 1124, 1126, 1128, 1130 и 1132, а полученный на его выходе сигнал подают в устройство 1160 удаления отдельных символов.

Поток Ws закодированных символов длиной 32 бита, получаемый на выходе средства 1140 выполнения операции "исключающее ИЛИ", может быть представлен в следующем виде:

уравнение 16

Ws=(W1×a0)+(W2×a1)+(W4×a2)+(W8×a3)+(W16×a4)+(M1×a5).

В этот момент времени контроллер 1110 подает в устройство 1160 удаления отдельных символов управляющий сигнал, посредством которого ему дают команду удалить отдельные символы, находящиеся в тех местоположениях удаляемых символов, которые соответствуют коду (24,6). Затем устройство 1160 удаления отдельных символов получает из запоминающего устройства 1170 данные о 8-ми местоположениях удаляемых символов и удаляет из последовательности закодированных символов длиной 32 бита, полученной из средства 1140 выполнения операции "исключающее ИЛИ", те закодированные символы, которые расположены в этих 8-ми местоположениях удаляемых символов. То есть, устройство 1160 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита, поступившей из средства 1140 выполнения операции "исключающее ИЛИ", 8 символов, находящихся в тех местоположениях удаляемых символов, которые считаны из запоминающего устройства 1170. Например, в том случае, когда местоположениями удаляемых символов, полученными из запоминающего устройства 1170, являются 0-е, 4-е, 8-е, 12-е, 16-е, 20-е, 24-е и 28-е местоположения символов, устройство 1160 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита 0-й, 4-й, 8-й, 12-й, 16-й, 20-й, 24-й и 28-й закодированные символы и осуществляет вывод 24-х закодированных символов.

Однако в альтернативном варианте устройство кодирования типа (24,6) может осуществлять удаление из потока закодированных символов длиной 32 бита 0-го, 1-го, 2-го, 3-го, 4-го, 5-го, 6-го и 7-го закодированных символов, посредством чего обеспечивают меньшую сложность аппаратных средств. В этом случае генератор 1105 масок осуществляет генерацию маски M1=0000 0000 1110 1000 1101 1000 1100 0000. Например, в том случае когда местоположениями удаляемых символов, полученными из запоминающего устройства 1170, являются 0-е, 1-е, 2-е, 3-е, 4-е, 5-е, 6-е и 7-е местоположения символов, устройство 1160 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита 0-й, 1-й, 2-й, 3-й, 4-й, 5-й, 6-й и 7-й закодированные символы и осуществляет вывод 24-х закодированных символов.

В-третьих, ниже приведено описание того варианта, в котором устройство кодирования служит в качестве устройства кодирования типа (24,5). В устройство кодирования подают указатель скорости передачи, состоящий из 5-ти битов a0, a1, a2, a3 и a4, а значения остальных битов а5 и a6 указателя скорости передачи, подаваемых в устройство кодирования, устанавливают равными нулю (‘0’). Затем посредством генератора 1100 кодов Уолша осуществляет генерацию кодов Уолша W1, W2, W4, W8 и W16 длиной 32 бита. Коды Уолша W1, W2, W4, W8 и W16, созданные посредством генератора 1100 кодов Уолша, подают в надлежащем порядке в соответствующие умножители. В частности, код Уолша W1 подают в умножитель 1120, код Уолша W2 подают в умножитель 1122, код Уолша W4 подают в умножитель 1124, код Уолша W8 подают в умножитель 1126, а код Уолша W16 подают в умножитель 1128. В таблице 30 приведены коды Уолша длиной 32 бита, генерацию которых осуществляют посредством генератора 1100 кодов Уолша.

Тем временем, 5 входных информационных битов указателя скорости передачи в надлежащем порядке подают в соответствующие умножители. В таблице 31 указано соответствие между этими 5-ю входными информационными битами и соответствующими им умножителями.

В таблице 32 приведены входные информационные биты и коды Уолша, которые подают в соответствующие умножители.

Посредством умножителей выполняют умножение входных информационных битов на подаваемые в умножители коды Уолша, приведенные в таблице 32, а полученные с их выходов сигналы подают в средство 1140 выполнения операции "исключающее ИЛИ". В частности, посредством умножителя 1120 выполняют умножение входного информационного бита a0 на каждый символ кода Уолша W1, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ". Посредством умножителя 1122 выполняют умножение входного информационного бита a1 на каждый символ кода Уолша W2, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ". Посредством умножителя 1124 выполняют умножение входного информационного бита а2 на каждый символ кода Уолша W4, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ". Посредством умножителя 1126 выполняют умножение входного информационного бита a3 на каждый символ кода Уолша W8, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ". Посредством умножителя 1128 выполняют умножение входного информационного бита a4 на каждый символ кода Уолша W16, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ".

Между тем, поскольку значения входных информационных битов а5 и a6, которые подают в умножители 1130 и 1132, установлены равными нулю (‘0’), то выходные сигналы умножителей 1130 и 1132 не влияют на выходной сигнал средства 1140 выполнения операции "исключающее ИЛИ" вне зависимости от вида масок М1 и M2, поступающих из генератора 1105 масок. То есть, на выходе умножителей 1130 и 1132 получают потоки символов, каждый из которых состоит из закодированных символов, все из которых имеют значение ноль (‘0’), вне зависимости от того, какие значения имеют символы в потоках символов, поступающих из генератора 1105 масок. Следовательно, выходные сигналы умножителей 1130 и 1132 не влияют на выходной сигнал средства 1140 выполнения операции "исключающее ИЛИ". Операция установки значений входных информационных битов а5 и a6 равными нулю (‘0’) эквивалентна операции переключения, посредством которой отключают выходы умножителей 1130 и 1132.

Затем средство 1140 выполнения операции "исключающее ИЛИ" осуществляет посимвольное выполнение операции "исключающее ИЛИ" над потоками символов длиной 32 бита, поступающими с выходов умножителей 1120, 1122, 1124, 1126, 1128, 1130 и 1132, а полученный на его выходе сигнал подают в устройство 1160 удаления отдельных символов.

Поток Ws закодированных символов длиной 32 бита, получаемый на выходе средства 1140 выполнения операции "исключающее ИЛИ", может быть представлен в следующем виде:

уравнение 17

Ws=(W1×a0)+(W2×a1)+(W4×a2)+(W8×a3)+(W16×a4).

В этот момент времени контроллер 1110 подает в устройство 1160 удаления отдельных символов управляющий сигнал, посредством которого ему дают команду удалить отдельные символы, находящиеся в тех местоположениях удаляемых символов, которые соответствуют коду (24,5). Затем устройство 1160 удаления отдельных символов получает из запоминающего устройства 1170 данные о 8-ми местоположениях удаляемых символов и удаляет из последовательности закодированных символов длиной 32 бита, полученной из средства 1140 выполнения операции "исключающее ИЛИ", те закодированные символы, которые расположены в этих 8-ми местоположениях удаляемых символов. То есть, устройство 1160 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита, поступившей из средства 1140 выполнения операции "исключающее ИЛИ", 8 символов, находящихся в тех местоположениях удаляемых символов, которые считаны из запоминающего устройства 1170. Например, в том случае когда местоположениями удаляемых символов, полученными из запоминающего устройства 1170, являются 0-е, 4-е, 8-е, 12-е, 16-е, 20-е, 24-е и 28-е местоположения символов, устройство 1160 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита 0-й, 4-й, 8-й, 12-й, 16-й, 20-й, 24-й и 28-й закодированные символы и осуществляет вывод 24-х закодированных символов.

Однако в альтернативном варианте устройство кодирования типа (24,5) может осуществлять удаление из потока закодированных символов длиной 32 бита 0-го, 1-го, 2-го, 3-го, 4-го, 5-го, 6-го и 7-го закодированных символов, посредством чего обеспечивают меньшую сложность аппаратных средств. Например, в том случае когда местоположениями удаляемых символов, полученными из запоминающего устройства 1170, являются 0-е, 1-е, 2-е, 3-е, 4-е, 5-е, 6-е и 7-е местоположения символов, устройство 1160 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита 0-й, 1-й, 2-й, 3-й, 4-й, 5-й, 6-й и 7-й закодированные символы и осуществляет вывод 24-х закодированных символов.

В-четвертых, ниже приведено описание того варианта, в котором устройство кодирования служит в качестве устройства кодирования типа (24,4). В устройство кодирования подают указатель скорости передачи, состоящий из 4-х битов a0, a1, a2 и a3, а значения остальных битов a4, а5 и a6 указателя скорости передачи, подаваемых в устройство кодирования, устанавливают равными нулю (‘0’). Затем посредством генератора 1100 кодов Уолша осуществляют генерацию кодов Уолша W1, W2, W4 и W8 длиной 32 бита. Коды Уолша W1, W2, W4 и W8, созданные посредством генератора 1100 кодов Уолша, подают в надлежащем порядке в соответствующие умножители. В частности, код Уолша W1 подают в умножитель 1120, код Уолша W2 подают в умножитель 1122, код Уолша W4 подают в умножитель 1124, а код Уолша W8 подают в умножитель 1126. В таблице 33 приведены коды Уолша длиной 32 бита, генерацию которых осуществляют посредством генератора 1100 кодов Уолша.

Тем временем, 4 входных информационных бита указателя скорости передачи в надлежащем порядке подают в соответствующие умножители. В таблице 34 указано соответствие между этими четырьмя входными информационными битами и соответствующими им умножителями.

В таблице 35 приведены входные информационные биты и коды Уолша, которые подают в соответствующие умножители.

Посредством умножителей выполняют умножение входных информационных битов на подаваемые в умножители коды Уолша, приведенные в таблице 35, а полученные с их выходов сигналы подают в средство 1140 выполнения операции "исключающее ИЛИ". В частности, посредством умножителя 1120 выполняют умножение входного информационного бита a0 на каждый символ кода Уолша W1, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ". Посредством умножителя 1122 выполняют умножение входного информационного бита a1 на каждый символ кода Уолша W2, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ". Посредством умножителя 1124 выполняют умножение входного информационного бита а2 на каждый символ кода Уолша W4, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ". Посредством умножителя 1126 выполняют умножение входного информационного бита a3 на каждый символ кода Уолша W8, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ".

Между тем, поскольку значения входных информационных битов а4, а5 и a6, которые подают в умножители 1128, 1130 и 1132, установлены равными нулю (‘0’), то выходные сигналы умножителей 1128, 1130 и 1132 не влияют на выходной сигнал средства 1140 выполнения операции "исключающее ИЛИ" вне зависимости от вида кода Уолша W16, поступающего из генератора 1100 кодов Уолша, и от вида масок М1 и M2, поступающих из генератора 1105 масок. То есть, на выходе умножителей 1128, 1130 и 1132 получают потоки символов, каждый из которых состоит из закодированных символов, все из которых имеют значение ноль (‘0’), вне зависимости от того, какие значения имеют символы в потоках символов, поступающих из генератора 1100 кодов Уолша и из генератора 1105 масок. Следовательно, выходные сигналы умножителей 1128, 1130 и 1132 не влияют на выходной сигнал средства 1140 выполнения операции "исключающее ИЛИ". Операция установки значений входных информационных битов а4, а5 и a6 равными нулю (‘0’) эквивалентна операции переключения, посредством которой отключают выходы умножителей 1128, 1130 и 1132.

Затем средство 1140 выполнения операции "исключающее ИЛИ" осуществляет посимвольное выполнение операции "исключающее ИЛИ" над потоками символов длиной 32 бита, поступающими с выходов умножителей 1120, 1122, 1124, 1126, 1128, 1130 и 1132, а полученный на его выходе сигнал подают в устройство 1160 удаления отдельных символов.

Поток Ws закодированных символов длиной 32 бита, получаемый на выходе средства 1140 выполнения операции "исключающее ИЛИ", может быть представлен в следующем виде:

уравнение 18

Ws=(W1×a0)+(W2×a1)+(W4×a2)+(W8×a3).

В этот момент времени контроллер 1110 подает в устройство 1160 удаления отдельных символов управляющий сигнал, посредством которого ему дают команду удалить отдельные символы, находящиеся в тех местоположениях удаляемых символов, которые соответствуют коду (24,4). Затем устройство 1160 удаления отдельных символов получает из запоминающего устройства 1170 данные о 8-ми местоположениях удаляемых символов, соответствующих наличию 4-х входных информационных битов, и удаляет из последовательности закодированных символов длиной 32 бита, полученной из средства 1140 выполнения операции "исключающее ИЛИ", те закодированные символы, которые расположены в этих 8-ми местоположениях удаляемых символов. То есть, устройство 1160 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита, поступившей из средства 1140 выполнения операции "исключающее ИЛИ", 8 символов, находящихся в тех местоположениях удаляемых символов, которые считаны из запоминающего устройства 1170. Например, в том случае когда местоположениями удаляемых символов, полученными из запоминающего устройства 1170, являются 0-е, 1-е, 2-е, 3-е, 4-е, 5-е, 6-е и 16-е местоположения символов, устройство 1160 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита 0-й, 1-й, 2-й, 3-й, 4-й, 5-й, 6-й и 16-й закодированные символы и осуществляет вывод 24-х закодированных символов.

В-пятых, ниже приведено описание того варианта, в котором устройство кодирования служит в качестве устройства кодирования типа (24,3). В устройство кодирования подают указатель скорости передачи, состоящий из 3-х битов a0, a1 и a2, а значения остальных битов a3, a4, а5 и a6 указателя скорости передачи, подаваемых в устройство кодирования, устанавливают равными нулю (‘0’). Затем посредством генератора 1100 кодов Уолша осуществляют генерацию кодов Уолша W1, W2 и W4 длиной 32 бита. Коды Уолша W1, W2 и W4, созданные посредством генератора 1100 кодов Уолша, подают в надлежащем порядке в соответствующие умножители. В частности, код Уолша W1 подают в умножитель 1120, код Уолша W2 подают в умножитель 1122, а код Уолша W4 подают в умножитель 1124. В таблице 36 приведены коды Уолша длиной 32 бита, генерацию которых осуществляют посредством генератора 1100 кодов Уолша.

Тем временем, 3 входных информационных бита указателя скорости передачи в надлежащем порядке подают в соответствующие умножители. В таблице 37 указано соответствие между этими тремя входными информационными битами и соответствующими им умножителями.

В таблице 38 приведены входные информационные биты и коды Уолша, которые подают в соответствующие умножители.

Посредством умножителей выполняют умножение входных информационных битов на подаваемые в умножители коды Уолша, приведенные в таблице 38, а полученные с их выходов сигналы подают в средство 1140 выполнения операции "исключающее ИЛИ". В частности, посредством умножителя 1120 выполняют умножение входного информационного бита a0 на каждый символ кода Уолша W1, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ". Посредством умножителя 1122 выполняют умножение входного информационного бита a1 на каждый символ кода Уолша W2, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ". Посредством умножителя 1124 выполняют умножение входного информационного бита а2 на каждый символ кода Уолша W4, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ".

Между тем, поскольку значения входных информационных битов а3, а4, а5 и a6, которые подают в умножители 1126, 1128, 1130 и 1132, установлены равными нулю (‘0’), то выходные сигналы умножителей 1126, 1128, 1130 и 1132 не влияют на выходной сигнал средства 1140 выполнения операции "исключающее ИЛИ" вне зависимости от вида кодов Уолша W8 и W16, поступающих из генератора 1100 кодов Уолша, и от вида масок М1 и M2, поступающих из генератора 1105 масок. То есть, на выходе умножителей 1126, 1128, 1130 и 1132 получают потоки символов, каждый из которых состоит из закодированных символов, все из которых имеют значение ноль (‘0’), вне зависимости от того, какие значения имеют символы в потоках символов, поступающих из генератора 1100 кодов Уолша и из генератора 1105 масок. Следовательно, выходные сигналы умножителей 1126, 1128, 1130 и 1132 не влияют на выходной сигнал средства 1140 выполнения операции "исключающее ИЛИ". Операция установки значений входных информационных битов а3, а4, а5 и a6 равными нулю (‘0’) эквивалентна операции переключения, посредством которой отключают выходы умножителей 1126, 1128, 1130 и 1132.

Затем средство 1140 выполнения операции "исключающее ИЛИ" осуществляет посимвольное выполнение операции "исключающее ИЛИ" над потоками символов длиной 32 бита, поступающими с выходов умножителей 1120, 1122, 1124, 1126, 1128, 1130 и 1132, а полученный на его выходе сигнал подают в устройство 1160 удаления отдельных символов.

Поток Ws закодированных символов длиной 32 бита, получаемый на выходе средства 1140 выполнения операции "исключающее ИЛИ", может быть представлен в следующем виде:

уравнение 19

Ws=(W1×a0)+(W2×a1)+(W4×a2).

В этот момент времени контроллер 1110 подает в устройство 1160 удаления отдельных символов управляющий сигнал, посредством которого ему дают команду удалить отдельные символы, находящиеся в тех местоположениях удаляемых символов, которые соответствуют коду (24,3). Затем устройство 1160 удаления отдельных символов получает из запоминающего устройства 1170 данные о 8-ми местоположениях удаляемых символов и удаляет из последовательности закодированных символов длиной 32 бита, полученной из средства 1140 выполнения операции "исключающее ИЛИ", те закодированные символы, которые расположены в этих 8-ми местоположениях удаляемых символов. То есть, устройство 1160 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита, поступившей из средства 1140 выполнения операции "исключающее ИЛИ", 8 символов, находящихся в тех местоположениях удаляемых символов, которые считаны из запоминающего устройства 1170. Например, в том случае, когда местоположениями удаляемых символов, полученными из запоминающего устройства 1170, являются 0-е, 3-е, 5-е, 6-е, 7-е, 8-е, 16-е и 24-е местоположения символов, устройство 1160 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита 0-й, 3-й, 5-й, 6-й, 7-й, 8-й, 16-й и 24-й закодированные символы и осуществляет вывод 24-х закодированных символов.

В-шестых, ниже приведено описание того варианта, в котором устройство кодирования служит в качестве устройства кодирования типа (24,2). В устройство кодирования подают указатель скорости передачи, состоящий из 2-х битов a0 и a1, а значения остальных битов a2, a3, a4, а5 и a6 указателя скорости передачи, подаваемых в устройство кодирования, устанавливают равными нулю (‘0’). Затем посредством генератора 1100 кодов Уолша осуществляют генерацию кодов Уолша W1 и W2 длиной 32 бита. Коды Уолша W1 и W2, созданные посредством генератора 1100 кодов Уолша, подают в надлежащем порядке в соответствующие умножители. В частности, код Уолша W1 подают в умножитель 1120, а код Уолша W2 подают в умножитель 1122. В таблице 39 приведены коды Уолша длиной 32 бита, генерацию которых осуществляют посредством генератора 1100 кодов Уолша.

Тем временем, 2 входных информационных бита указателя скорости передачи в надлежащем порядке подают в соответствующие умножители. В таблице 40 указано соответствие между этими двумя входными информационными битами и соответствующими им умножителями.

В таблице 41 приведены входные информационные биты и коды Уолша, которые подают в соответствующие умножители.

Посредством умножителей выполняют умножение входных информационных битов на подаваемые в умножители коды Уолша, приведенные в таблице 41, а полученные с их выходов сигналы подают в средство 1140 выполнения операции "исключающее ИЛИ". В частности, посредством умножителя 1120 выполняют умножение входного информационного бита a0 на каждый символ кода Уолша W1, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ". Посредством умножителя 1122 выполняют умножение входного информационного бита a1 на каждый символ кода Уолша W2, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ".

Между тем, поскольку значения входных информационных битов а2, а3, а4, а5 и a6, которые подают в умножители 1124, 1126, 1128, 1130 и 1132, установлены равными нулю (‘0’), то выходные сигналы умножителей 1124, 1126, 1128, 1130 и 1132 не влияют на выходной сигнал средства 1140 выполнения операции "исключающее ИЛИ" вне зависимости от вида кодов Уолша W4, W8 и W16, поступающих из генератора 1100 кодов Уолша, и от вида масок М1 и M2, поступающих из генератора 1105 масок. То есть, на выходе умножителей 1124, 1126, 1128, 1130 и 1132 получают потоки символов, каждый из которых состоит из закодированных символов, все из которых имеют значение ноль (‘0’), вне зависимости от того, какие значения имеют символы в потоках символов, поступающих из генератора 1100 кодов Уолша и из генератора 1105 масок. Следовательно, выходные сигналы умножителей 1124, 1126, 1128, 1130 и 1132 не влияют на выходной сигнал средства 1140 выполнения операции "исключающее ИЛИ". Операция установки значений входных информационных битов а2, а3, а4, а5 и a6 равными нулю (‘0’) эквивалентна операции переключения, посредством которой отключают выходы умножителей 1124, 1126, 1128, 1130 и 1132.

Затем средство 1140 выполнения операции "исключающее ИЛИ" осуществляет посимвольное выполнение операции "исключающее ИЛИ" над потоками символов длиной 32 бита, поступающими с выходов умножителей 1120, 1122, 1124, 1126, 1128, 1130 и 1132, а полученный на его выходе сигнал подают в устройство 1160 удаления отдельных символов.

Поток Ws закодированных символов длиной 32 бита, получаемый на выходе средства 1140 выполнения операции "исключающее ИЛИ", может быть представлен в следующем виде:

уравнение 20

Ws=(W1×a0)+(W2×a1).

В этот момент времени контроллер 1110 подает в устройство 1160 удаления отдельных символов управляющий сигнал, посредством которого ему дают команду удалить отдельные символы, находящиеся в тех местоположениях удаляемых символов, которые соответствуют коду (24,2). Затем устройство 1160 удаления отдельных символов получает из запоминающего устройства 1170 данные о 8-ми местоположениях удаляемых символов и удаляет из последовательности закодированных символов длиной 32 бита, полученной из средства 1140 выполнения операции "исключающее ИЛИ", те закодированные символы, которые расположены в этих 8-ми местоположениях удаляемых символов. То есть, устройство 1160 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита, поступившей из средства 1140 выполнения операции "исключающее ИЛИ", 8 символов, находящихся в тех местоположениях удаляемых символов, которые считаны из запоминающего устройства 1170. Например, в том случае когда местоположениями удаляемых символов, полученными из запоминающего устройства 1170, являются 0-е, 4-е, 8-е, 12-е, 16-е, 20-е, 24-е и 28-е местоположения символов, устройство 1160 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита 0-й, 4-й, 8-й, 12-й, 16-й, 20-й, 24-й и 28-й закодированные символы и осуществляет вывод 24-х закодированных символов.

В-седьмых, ниже приведено описание того варианта, в котором устройство кодирования служит в качестве устройства кодирования типа (24,1). В устройство кодирования подают указатель скорости передачи, состоящий из 1-го бита a0, а значения остальных битов a1, a2, a3, a4, а5 и a6 указателя скорости передачи, подаваемых в устройство кодирования, устанавливают равными нулю (‘0’). Затем посредством генератора 1100 кодов Уолша осуществляют генерацию кода Уолша W1 длиной 32 бита. Код Уолша W1, созданный посредством генератора 1100 кодов Уолша, подают в соответствующий умножитель. В частности, код Уолша W1 подают в умножитель 1120. В таблице 42 приведен код Уолша длиной 32 бита, генерацию которого осуществляют посредством генератора 1100 кодов Уолша.

Тем временем, один входной информационный бит указателя скорости передачи подают в соответствующий умножитель. В таблице 43 указано соответствие между этим одним входным информационным битом и соответствующим ему умножителем.

В таблице 44 указан входной информационный бит и код Уолша, который подают в соответствующий умножитель.

Посредством умножителя выполняют умножение входного информационного бита на подаваемый в умножитель код Уолша, приведенный в таблице 44, а полученный с его выхода сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ". В частности, посредством умножителя 1120 выполняют умножение входного информационного бита a0 на каждый символ кода Уолша W1, а полученный на его выходе сигнал подают в средство 1140 выполнения операции "исключающее ИЛИ".

Между тем, поскольку значения входных информационных битов а1, а2, а3, а4, а5 и a6, которые подают в умножители 1122, 1124, 1126, 1128, 1130 и 1132, установлены равными нулю (‘0’), то выходные сигналы умножителей 1122, 1124, 1126, 1128, 1130 и 1132 не влияют на выходной сигнал средства 1140 выполнения операции "исключающее ИЛИ" вне зависимости от вида кодов Уолша W2, W4, W8 и W16, поступающих из генератора 1100 кодов Уолша, и от вида масок М1 и M2, поступающих из генератора 1105 масок. То есть, на выходе умножителей 1122, 1124, 1126, 1128, 1130 и 1132 получают потоки символов, каждый из которых состоит из закодированных символов, все из которых имеют значение ноль (‘0’), вне зависимости от того, какие значения имеют символы в потоках символов, поступающих из генератора 1100 кодов Уолша и из генератора 1105 масок. Следовательно, выходные сигналы умножителей 1122, 1124, 1126, 1128, 1130 и 1132 не влияют на выходной сигнал средства 1140 выполнения операции "исключающее ИЛИ". Операция установки значений входных информационных битов а1, а2, а3, а4, а5 и a6 равными нулю (‘0’) эквивалентна операции переключения, посредством которой отключают выходы умножителей 1122, 1124, 1126, 1128, 1130 и 1132.

Затем средство 1140 выполнения операции "исключающее ИЛИ" осуществляет посимвольное выполнение операции "исключающее ИЛИ" над потоками символов длиной 32 бита, поступающими с выходов умножителей 1120, 1122, 1124, 1126, 1128, 1130 и 1132, а полученный на его выходе сигнал подают в устройство 1160 удаления отдельных символов.

Поток Ws закодированных символов длиной 32 бита, получаемый на выходе средства 1140 выполнения операции "исключающее ИЛИ", может быть представлен в следующем виде:

уравнение 21

Ws=(W1×a0).

В этот момент времени контроллер 1110 подает в устройство 1160 удаления отдельных символов управляющий сигнал, посредством которого ему дают команду удалить отдельные символы, находящиеся в тех местоположениях удаляемых символов, которые соответствуют коду (24,1). Затем устройство 1160 удаления отдельных символов получает из запоминающего устройства 1170 данные о 8-ми местоположениях удаляемых символов и удаляет из последовательности закодированных символов длиной 32 бита, полученной из средства 1140 выполнения операции "исключающее ИЛИ", те закодированные символы, которые расположены в этих 8-ми местоположениях удаляемых символов. То есть, устройство 1160 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита, поступившей из средства 1140 выполнения операции "исключающее ИЛИ", 8 символов, находящихся в тех местоположениях удаляемых символов, которые считаны из запоминающего устройства 1170. Например, в том случае когда местоположениями удаляемых символов, полученными из запоминающего устройства 1170, являются 1-е, 3-е, 5-е, 7-е, 9-е, 11-е, 13-е и 15-е местоположения символов, устройство 1160 удаления отдельных символов удаляет из последовательности закодированных символов длиной 32 бита 1-й, 3-й, 5-й, 7-й, 9-й, 11-й, 13-й и 15-й закодированные символы и осуществляет вывод 24-х закодированных символов.

Как описано выше, в настоящем изобретении реализованы не только устройство и способ кодирования указателя скорости передачи, обеспечивающие оптимальную производительность при минимальной сложности, но также в нем применяют оптимальное кодовое слово за счет использования устройства и способа удаления отдельных символов из расширенного кода Рида-Мюллера первого порядка. Кроме того, в настоящем изобретении используют такое устройство и такой способ удаления отдельных символов из расширенного кода Рида-Мюллера первого порядка, которые обеспечивают возможность использования в процессе декодирования быстрого обратного преобразования Адамара, что позволяет свести сложность аппаратных средств к минимуму и осуществить генерацию кода, являющегося оптимальным с точки зрения эффективности исправления ошибок. Наконец, посредством настоящего изобретения могут быть реализованы все устройства кодирования, начиная с устройства кодирования типа (24,1) и заканчивая устройством кодирования типа (24,7), что обеспечивает высокую эффективность кодирования.

Несмотря на то что описание и пояснение изобретения изложено со ссылкой на конкретный предпочтительный вариант его осуществления, специалистам в данной области техники понятно, что могут быть выполнены различные изменения, касающиеся формы и отдельных подробностей, не выходя за пределы существа и объема изобретения, определяемых приложенной формулой изобретения.