×
29.05.2018
218.016.54c6

Устройство решения систем логических уравнений

Вид РИД

Изобретение

Юридическая информация Свернуть Развернуть
Краткое описание РИД Свернуть Развернуть
Аннотация: Изобретение относится к вычислительной технике, а именно к устройствам для решения логических уравнений, и может быть использовано для аппаратной реализации криптографических примитивов. Технический результат заключается в повышении быстродействия устройства решения систем логических уравнений. Технический результат достигается за счет устройства решения систем логических уравнений, которое включает: генератор тактовых импульсов 1, устройство распределения тактовых импульсов 2, блоки памяти 1-й группы блоков памяти 3.1-3.m, m-входовые многоразрядные сумматоры 4.1-4.2, блоки памяти 2-й группы блоков памяти 5.1-5.2, вычитающий счетчик 6, конъюнктор 7, блоки двухвходовых логических элементов И 8.1-8.2, n-входовый логический элемент ИЛИ-НЕ 9, 2-входовый многоразрядный сумматор 10, устройство сравнения 11, выходной регистр 12, вход подачи значений коэффициентов уравнений 13, вход подачи сигнала начала работы устройства 14, вход начального заполнения вычитающего счетчика 15, вход подачи значения количества логических уравнений 16, выходы выдачи результатов вычисления системы логических уравнений 17.1-17.d. 1 ил.
Реферат Свернуть Развернуть

Изобретение относится к вычислительной технике, а именно к устройствам для решения логических уравнений, и может быть использовано для аппаратной реализации криптографических примитивов.

Известно устройство для решения систем логических уравнений [1], содержащее трехвходовые сумматоры по модулю два, блоки задания логических функций, логические элементы НЕ, переключатели, источники напряжения, делители напряжения.

Недостатком данного устройства является низкое быстродействие.

Наиболее близким по сущности технического решения является устройство для решения логических уравнений [2], содержащее счетчик, n групп по m логических элементов И в каждой, где n - количество переменных уравнения, m - разрядность коэффициентов уравнения, операционный блок, блок сравнения, триггер, логические элементы НЕ, логический элемент И, блок памяти. В основе работы данного устройства лежит формирование лексикографически упорядоченных значений параметров и оценки решения на каждом шаге.

Недостатком данного устройства является также низкое быстродействие.

Цель изобретения - повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство решения систем логических уравнений, включающее генератор тактовых импульсов, вычитающий счетчик, выходы которого подключены к информационным входам выходного регистра, 2n блоков двухвходовых логических элементов И, устройство сравнения, выход которого подключен к входу подачи сигнала записи выходного регистра, вход подачи значений коэффициентов уравнений, являющийся входом устройства, d выходов выдачи результатов вычисления системы логических уравнений, являющихся выходами устройства; введены блоки памяти 1-й группы блоков памяти, первые входы каждого из которых подключены к входу подачи значений коэффициентов уравнений, являющемуся входом устройства; устройство распределения тактовых импульсов, первый вход которого подключен к входу подачи сигнала начала работы устройства, являющемуся входом устройства, второй вход подключен к выходу генератора тактовых импульсов, а первый выход подключен к входам синхронизации каждого из m блоков памяти 1-й группы блоков памяти, второй выход подключен к входам синхронизации каждого из 2n m-входовых многоразрядных сумматоров, третий выход подключен к входам каждого из 2n блоков памяти 2-й группы блоков памяти, четвертый выход подключен к входу подачи тактовых импульсов вычитающего счетчика, при этом выходы m блоков памяти 1-й группы блоков памяти подключены к входам 2n m-входовых многоразрядных сумматоров, где i-й выход j-го блока памяти 1-й группы блоков памяти подключен к j-му входу j-го m-входового многоразрядного сумматора (i=1, 2, …, 2n, j=1, 2, …, m), выходы 2n m-входовых многоразрядных сумматоров подключены к входам 2n блоков памяти 2-й группы блоков памяти, где выход i-го m-входового многоразрядного сумматора подключен к входу i-го блока памяти 2-й группы блоков памяти (i=1, 2, …, 2n), выходы 2n блоков памяти 2-й группы блоков памяти подключены ко вторым входам 2n блоков двухвходовых логических элементов И, где выход i-го блока памяти 2-й группы блоков памяти подключен к 2-му входу i-го блока двухвходовых логических элементов И (i=1, 2, …, 2n); конъюнктор, входы которого подключены к выходам вычитающего счетчика, а выходы подключены к 1-м входам 2n блоков двухвходовых логических элементов И, где i-й выход конъюнктора подключен к 1-му входу i-го блока двухвходовых логических элементов И (i=1, 2, …, 2n); вход начального заполнения вычитающего счетчика, являющийся входом устройства, подключен к 2-му входу вычитающего счетчика; n-входовый логический элемент ИЛИ-НЕ, входы которого подключены к соответствующим выходам вычитающего счетчика, при этом выход n-входового логического элемента ИЛИ-НЕ подключен к входу подачи сигнала окончания работы устройства распределения тактовых импульсов и входу подачи сигнала выдачи результата выходного регистра; 2n-входовый многоразрядный сумматор, входы которого подключены к выходам 2n блоков двухвходовых логических элементов И, а выход подключен к второму входу устройства сравнения, при этом первый вход устройства сравнения подключен к входу подачи значения количества логических уравнений, являющемуся входом устройства.

Сущность устройства поясняется фиг. 1, на которой представлена структурная схема предлагаемого устройства, включающая: генератор тактовых импульсов 1, устройство распределения тактовых импульсов 2, блоки памяти 1-й группы блоков памяти 3.1-3.m, m-входовые многоразрядные сумматоры 4.1-4.2n, блоки памяти 2-й группы блоков памяти 5.1-5.2n, вычитающий счетчик 6, конъюнктор 7, блоки двухвходовых логических элементов И 8.1-8.2n, n-входовый логический элемент ИЛИ-НЕ 9, 2n-входовый многоразрядный сумматор 10, устройство сравнения 11, выходной регистр 12, вход подачи значений коэффициентов уравнений 13, вход подачи сигнала начала работы устройства 14, вход начального заполнения вычитающего счетчика 15, вход подачи значения количества логических уравнений 16, выходы выдачи результатов вычисления системы логических уравнений 17.1-17.d.

Конъюнктор 6 обеспечивает вычисление всех возможных конъюнкций для n переменных и представлен в [3].

В статическом виде элементы предлагаемого устройства взаимосвязаны следующим образом (фиг. 1): вход подачи значений коэффициентов уравнений 13, являющийся входом устройства, подключен к первым входам каждого из блоков памяти 1-й группы блоков памяти 3.1-3.m, первый вход устройства распределения тактовых импульсов 2 подключен к входу подачи сигнала начала работы устройства 14, являющемуся входом устройства, второй вход подключен к выходу генератора тактовых импульсов 1, а первый выход подключен к входам синхронизации каждого из m блоков памяти 1-й группы блоков памяти 3.1-3.m, второй выход подключен к входам синхронизации каждого из 2n m-входовых многоразрядных сумматоров 4.1-4.2n, третий выход подключен к входам каждого из 2n блоков памяти 2-й группы блоков памяти 5.1-5.2n, четвертый выход подключен к входу подачи тактовых импульсов вычитающего счетчика 6, при этом выходы m блоков памяти 1-й группы блоков памяти 3.1-3.m подключены к входам 2n m-входовых многоразрядных сумматоров 4.1-4.2n, где i-й выход j-го блока памяти 1-й группы блоков памяти 3.j подключен к j-му входу i-го m-входового многоразрядного сумматора 4.i (i=1, 2, …2n, j=1, 2, m), выходы 2n m-входовых многоразрядных сумматоров 4.1-4.2n подключены к входам 2n блоков памяти 2-й группы блоков памяти 5.1-5.2n, где выход i-го m-входового многоразрядного сумматора 4.i подключен к входу i-го блока памяти 2-й группы блоков памяти 5.i (i=1, 2, …, 2n), выходы 2n блоков памяти 2-й группы блоков памяти 5.1-5.2n подключены ко вторым входам 2n блоков двухвходовых логических элементов И 8.1-8.2n, где выход i-го блока памяти 2-й группы блоков памяти 5.i подключен к 2-му входу i-го блока двухвходовых логических элементов И 8.i (i=1, 2, …, 2n); входы конъюнктора 7 подключены к выходам вычитающего счетчика 6, а выходы конъюнктора 7 подключены к 1-м входам 2n блоков двухвходовых логических элементов И 8.1-8.2n, где i-й выход конъюнктора 7 подключен к 1-му входу i-го блока двухвходовых логических элементов И 8.i (i=1, 2, …, 2n); вход начального заполнения вычитающего счетчика 15, являющийся входом устройства, подключен к 2-му входу вычитающего счетчика 6; входы n-входового логического элемент ИЛИ-НЕ 9 подключены к соответствующим выходам вычитающего счетчика 6, при этом выход n-входового логического элемента ИЛИ-НЕ 9 подключен к входу подачи сигнала окончания работы устройства распределения тактовых импульсов 2 и входу подачи сигнала выдачи результата выходного регистра 12; входы 2n-входового многоразрядного сумматора 10 подключены к выходам 2n блоков двухвходовых логических элементов И 8.1-8.2n, а выход подключен к второму входу устройства сравнения 11, при этом первый вход устройства сравнения 11 подключен к входу подачи значения количества логических уравнений 16, являющемуся входом устройства; выходы вычитающего счетчика 6 подключены к информационным входам выходного регистра 12, вход подачи сигнала записи выходного регистра 12 подключен к выходу устройства сравнения 11, а выходы выходного регистра 12 подключены к d выходам выдачи результатов вычисления системы логических уравнений 17.1-17.d, являющимся выходами устройства.

Особенность устройства состоит в вычислении логических уравнений, заблаговременно представленных в арифметической форме, путем равносильных преобразований следующего вида:

1. а^b⇔a⋅b,

2. a∨b⇔а+b-а⋅b,

3. а⊕b⇔a+b-2⋅a⋅b,

4. ¬a⇔1-a.

Устройство предназначено для решения систем логических уравнений в арифметической форме, вида:

где левая часть уравнения системы (1) имеет вид:

где - коэффициенты логического уравнения, , j=1, 2, …, m, i=1, 2, …, 2n, iq∈{0, 1}, , q=1, 2, …, n,

При этом значения степеней логических переменных iq определяют лексикографический порядок наборов логических переменных и находятся в следующей зависимости (i1i2…in)2=i-1.

Повышение оперативности работы устройства определяется приведением системы логических уравнений (1) к одному логическому уравнению в арифметической форме путем их сложения:

в результате чего получается уравнение вида:

где .

Решением системы логических уравнений (1) является множество наборов значений логических переменных х1, х2, …, хn, при которых все уравнения Р11, х2, …, хn), Р21, х2, …, хn), Рm1, х2, …, хn) системы (1) принимают значение 1 и соответственно уравнение (4) принимает значение m.

Устройство функционирует следующим образом: перед началом работы устройства на вход подачи значений коэффициентов уравнений 13 подаются значения коэффициентов соответствующих логических уравнений Р11, х2, …, хn), Р21, х2, …, хn), …, Рm1, х2, …, хn) системы (1); на вход начального заполнения вычитающего счетчика 15 подается значение 2n (где n - количество логических переменных), которое записывается в ячейки памяти вычитающего счетчика 6; на вход подачи значения количества логических уравнений 16 подается значение m, которое поступает на первый вход устройства сравнения 11. Далее, на вход подачи сигнала начала работы устройства 14 подается высокий сигнал, соответствующий началу работы устройства и поступающий на вход устройства распределения тактовых импульсов (УРТИ) 2; далее, УРТИ 2 выполняет распределение тактовых импульсов, подаваемых на его вход подачи тактовых импульсов с генератора тактовых импульсов 1 в следующем порядке: с первого выхода УРТИ 2 тактовый импульс поступает на входы подачи сигнала записи каждого блока памяти 1-й группы блоков памяти 3.1-3.m и приводит их в состояние записи коэффициентов уравнений Р11, х2, …, хn), Р21, х2, …, хn), Рm1, х2, …, хn) (в j-й блок памяти 3.j выполняется запись коэффициентов j-го уравнения); далее, со второго выхода УРТИ 2 тактовый импульс поступает на синхровходы m-входовых многоразрядных сумматоров 4.1-4.2n, выполняющих сложение коэффициентов уравнений (i-й m-входовый многоразрядный сумматор 4.i выполняет сложение i-х коэффициентов каждого уравнения , i=1, 2, …, 2n); далее с третьего выхода УРТИ 2 тактовый импульс поступает на входы подачи сигнала записи каждого блока памяти 2-й группы блоков памяти 5.1-5.2n и приводит их в состояние записи коэффициентов уравнения (4), подаваемых на их входы с соответствующих выходов m-входовых многоразрядных сумматоров 4.1-4.2n (запись bi выполняется в i-й m-входовый многоразрядный сумматор 4.i); далее с четвертого выхода УРТИ 2 подается 2n тактовых импульсов на вход подачи тактовых импульсов вычитающего счетчика 6, при этом каждое значение состояния ячеек памяти вычитающего счетчика 6 (соответствующее наборам значений переменных х1, х2, …, хn, убывающим в лексикографическом порядке с набора 111…11 до 000..00) подается на конъюнктор 7, на n-входовый логический элемент ИЛИ-НЕ 9 и на информационные входы выходного регистра 12, с конъюнктор 7 каждый раз вычисляет значения всех возможных конъюнкций уравнения (4), которые передаются на блоки двухвходовых логических элементов И 8.1-8.2n, обеспечивающих поразрядное логическое умножение коэффициентов bi на значения соответствующих конъюнкций , {i1i2…Jn)2=i-1, 2n-входовый многоразрядный сумматор 10 выполняет вычисление значения уравнения для заданного набора переменных путем сложения результатов вычисления, поступающих с выходов блоков двухвходовых логических элементов И 8.1-8.2n, устройство сравнения 11 выполняет сравнение результата вычисления уравнения (4) для заданного набора переменных со значением, подаваемым со входа подачи значения количества логических уравнений 16, при этом если результат вычисления совпадает, то с выхода устройства сравнения 11 подается сигнал на вход подачи сигнала записи выходного регистра 12, в результате чего выполняется запись значений заданного набора переменных в выходной регистр, в обратном случае запись не выполняется; при достижении вычитающим счетчиком значения 000…00 на выходе n-входового логического элемента ИЛИ-НЕ 9 формируется высокий сигнал, который подается на вход подачи сигнала выдачи значений выходного регистра 12, который выполняет подачу значений на выходы выдачи результатов вычисления системы логических уравнений 17.1-17.d и на третий вход УРТИ 2 и соответствует окончанию подачи тактовых импульсов.

Таким образом, в отличие от прототипа, повышение быстродействия достигается путем итеративного вычисления корней, приведенной системы логических уравнений к одному логическому уравнению в арифметической форме, что обеспечивается введением устройства распределения тактовых импульсов, m блоков памяти 1-й группы блоков памяти, 2n m-входовых многоразрядных сумматоров, 2n блоков памяти 2-й группы блоков памяти, конъюнктора, n-входового логического элемента ИЛИ-НЕ и 2n-входового многоразрядного сумматора.

Предложенное устройство может быть реализовано с использованием современной элементной базы программируемых логических интегральных схем фирм Altera, Xilinx.

Литература

1. Авторское свидетельство СССР №744644 от 30.06.1980 г.

2. SU 1411768, 23.07.88 г.

3. RU 2373564, 20.11.2009 г

Устройство решения систем логических уравнений, содержащее генератор тактовых импульсов, вычитающий счетчик, выходы которого подключены к информационным входам выходного регистра, 2 блоков двухвходовых логических элементов И, устройство сравнения, выход которого подключен к входу подачи сигнала записи выходного регистра, вход подачи значений коэффициентов уравнений, являющийся входом устройства, d выходов выдачи результатов вычисления системы логических уравнений, являющихся выходами устройства, и отличающееся тем, что введены блоки памяти 1-й группы блоков памяти, первые входы каждого из которых подключены к входу подачи значений коэффициентов уравнений, являющемуся входом устройства; устройство распределения тактовых импульсов, первый вход которого подключен к входу подачи сигнала начала работы устройства, являющемуся входом устройства, второй вход подключен к выходу генератора тактовых импульсов, а первый выход подключен к входам синхронизации каждого из m блоков памяти 1-й группы блоков памяти, второй выход подключен к входам синхронизации каждого из 2 m-входовых многоразрядных сумматоров, третий выход подключен к входам каждого из 2 блоков памяти 2-й группы блоков памяти, четвертый выход подключен к входу подачи тактовых импульсов вычитающего счетчика, при этом выходы m блоков памяти 1-й группы блоков памяти подключены к входам 2 m-входовых многоразрядных сумматоров, где i-й выход j-го блока памяти 1-й группы блоков памяти подключен к j-му входу i-го m-входового многоразрядного сумматора (i=1, 2, …, 2, j=1, 2, …, m), выходы 2 m-входовых многоразрядных сумматоров подключены к входам 2 блоков памяти 2-й группы блоков памяти, где выход i-го m-входового многоразрядного сумматора подключен к входу i-го блока памяти 2-й группы блоков памяти (i=1, 2, …, 2), выходы 2 блоков памяти 2-й группы блоков памяти подключены ко вторым входам 2 блоков двухвходовых логических элементов И, где выход i-го блока памяти 2-й группы блоков памяти подключен к 2-му входу i-го блока двухвходовых логических элементов И (i=1, 2, …, 2); конъюнктор, входы которого подключены к выходам вычитающего счетчика, а выходы подключены к 1-м входам 2 блоков двухвходовых логических элементов И, где i-й выход конъюнктора подключен к 1-му входу i-го блока двухвходовых логических элементов И (i=1, 2, …, 2); вход начального заполнения вычитающего счетчика, являющийся входом устройства, подключен к 2-му входу вычитающего счетчика; n-входовый логический элемент ИЛИ-НЕ, входы которого подключены к соответствующим выходам вычитающего счетчика, при этом выход n-входового логического элемента ИЛИ-НЕ подключен к входу подачи сигнала окончания работы устройства распределения тактовых импульсов и входу подачи сигнала выдачи результата выходного регистра; 2-входовый многоразрядный сумматор, входы которого подключены к выходам 2 блоков двухвходовых логических элементов И, а выход подключен к второму входу устройства сравнения, при этом первый вход устройства сравнения подключен к входу подачи значения количества логических уравнений, являющемуся входом устройства.
Устройство решения систем логических уравнений
Устройство решения систем логических уравнений
Источник поступления информации: Роспатент

Showing 1-10 of 97 items.
25.08.2017
№217.015.9dbe

Многоканальный приемник с кодовым разделением каналов для приема квадратурно-модулированных сигналов повышенной структурной скрытности

Изобретение относится к области радиосвязи и может найти применение в системах беспроводного доступа, сухопутной подвижной и спутниковой связи, призванных функционировать в условиях радиоэлектронной борьбы. Технический результат - обеспечение надежного приема сигналов с высокой структурной...
Тип: Изобретение
Номер охранного документа: 0002610836
Дата охранного документа: 16.02.2017
25.08.2017
№217.015.abe6

Установка бесперебойного питания объекта

Использование: в области электротехники. Технический результат – обеспечение выравнивания напряжений. Установка содержит первый канал электроснабжения, образованный клеммами сети (1), линиями электропередачи, автоматом включения резерва и клеммами для подключения нагрузки, и второй канал...
Тип: Изобретение
Номер охранного документа: 0002612196
Дата охранного документа: 03.03.2017
25.08.2017
№217.015.ade6

Способ моделирования целевых программ создания технических систем

Изобретение относится к области моделирования процессов создания технических систем. Согласно способу моделирования целевых программ создания технической системы осуществляют моделирование формирования базы данных объектов групп «Цели», «Исполнители», «Задачи», «Техническая система», «Ресурсы»,...
Тип: Изобретение
Номер охранного документа: 0002612462
Дата охранного документа: 09.03.2017
25.08.2017
№217.015.ae04

Устройство симметрирования напряжения в трёхпроводной сети

Использование: в области электротехники. Технический результат заключается в повышении точности симметрирования напряжения при обрыве фазы. Устройство содержит клеммы сети, трехфазное реле контроля напряжения сети с размыкающими контактами, три реле контроля напряжения, каждое из которых...
Тип: Изобретение
Номер охранного документа: 0002612395
Дата охранного документа: 09.03.2017
25.08.2017
№217.015.bc9c

Источник синусоидального напряжения

Изобретение относится к области электротехники и может быть использовано в качестве источника синусоидального напряжения в системах электроснабжения автономных объектов. Источник содержит функционально включенные аккумуляторную батарею, шины постоянного тока, инвертор, трехфазный фильтр,...
Тип: Изобретение
Номер охранного документа: 0002616189
Дата охранного документа: 13.04.2017
25.08.2017
№217.015.c2f5

Способ нанесения антикоррозионного покрытия на детонирующий удлиненный заряд

Изобретение относится к бортовой и наземной пироавтоматике изделий ракетно-космической, авиационной, военно-морской и специальной техники, в частности к исполнительным устройствам систем разделения - детонирующим удлиненным зарядам, а также к областям защиты металлоконструкций и изделий от...
Тип: Изобретение
Номер охранного документа: 0002618044
Дата охранного документа: 02.05.2017
25.08.2017
№217.015.c4c6

Генератор нагретых импульсных гранулярных струй

Изобретение относится к технике испытаний горючих материалов на воспламеняемость и, в частности, к определению времени зажигания и скорости горения образцов твердых энергетических материалов с использованием нагретых сыпучих твердых теплоносителей для инициирования зажигания и сопровождения...
Тип: Изобретение
Номер охранного документа: 0002618267
Дата охранного документа: 03.05.2017
25.08.2017
№217.015.c509

Автономная ветряная электростанция

Изобретение относится к ветросиловым установкам для преобразования ветряной энергии в электрическую энергию. Автономная ветряная электростанция содержит вертикальный вал вращения (2), у которого рабочими органами являются лопасти (3), выполненные в виде части полой сферы или части полого...
Тип: Изобретение
Номер охранного документа: 0002618152
Дата охранного документа: 02.05.2017
25.08.2017
№217.015.cfe4

Комбинированный датчик обнаружения возгораний

Изобретение относится к области противопожарной защиты и может быть использовано в качестве комбинированного датчика обнаружений возгораний в установках автоматического пожаротушения. Датчик содержит блок питания с трансформатором согласования напряжений блока питания, три датчика обнаружения...
Тип: Изобретение
Номер охранного документа: 0002620964
Дата охранного документа: 30.05.2017
26.08.2017
№217.015.d764

Способ сокращения потерь скорости и времени при осуществлении маневра заданной конфигурации беспилотным летательным аппаратом планирующего типа

Изобретение относится к способу осуществления маневра заданной конфигурации беспилотного летательного аппарата (БЛА) планирующего типа. Для осуществления маневра исходную краевую задачу наведения разбивают на множество промежуточных краевых задач, при решении которых требуемые значения...
Тип: Изобретение
Номер охранного документа: 0002623361
Дата охранного документа: 23.06.2017
Showing 1-9 of 9 items.
20.06.2013
№216.012.4e19

Самопроверяемый специализированный вычислитель систем булевых функций

Изобретение относится к вычислительной технике и может быть использовано для достоверной параллельной реализации систем булевых функций в средствах криптографической защиты информации, искусственного интеллекта, системах автоматизированного проектирования интегральных схем. Техническим...
Тип: Изобретение
Номер охранного документа: 0002485575
Дата охранного документа: 20.06.2013
10.06.2016
№216.015.453c

Модулярный полиномиальный вычислитель систем булевых функций

Изобретение относится к вычислительной технике и может быть использовано как специализированный вычислитель - универсальный в классе логических вычислений. Техническим результатом является уменьшение объемов оборудования. Устройство содержит коммутатор, 2 блоков памяти хранения значений...
Тип: Изобретение
Номер охранного документа: 0002586575
Дата охранного документа: 10.06.2016
10.06.2016
№216.015.464f

Полиномиальный модулярный вычислитель систем булевых функций с обнаружением ошибок

Изобретение относится к вычислительной технике и может быть использовано как специализированный вычислитель - универсальный в классе логических вычислений. Технический результат заключается в повышении достоверности функционирования устройства. Технический результат достигается за счет...
Тип: Изобретение
Номер охранного документа: 0002586574
Дата охранного документа: 10.06.2016
25.08.2017
№217.015.ac7f

Модулярное устройство вычисления систем линейных алгебраических уравнений

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных машинах для вычисления слабообусловленных систем линейных алгебраических уравнений. Технический результат заключается в повышении быстродействия функционирования модулярного устройства...
Тип: Изобретение
Номер охранного документа: 0002611963
Дата охранного документа: 01.03.2017
26.08.2017
№217.015.df31

Устройство поддержки защищенных логических вычислений

Изобретение относится к области шифрования. Техническим результатом является повышение производительности устройства поддержки защищенных логических вычислений. Устройство содержит блок генерации случайных чисел, блок зашифрования исходных логических данных, блок расшифрования результата...
Тип: Изобретение
Номер охранного документа: 0002625049
Дата охранного документа: 11.07.2017
29.12.2017
№217.015.f521

Биометрическое устройство верификации субъекта доступа

Изобретение относится к вычислительной технике и может найти применение при организации санкционированного доступа к ресурсам вычислительной системы. Технический результат заключается в повышении надежности устройства и уменьшении его аппаратных ресурсов. Устройство содержит сканер...
Тип: Изобретение
Номер охранного документа: 0002637987
Дата охранного документа: 08.12.2017
29.12.2017
№217.015.f558

Логический вычислитель в системе остаточных классов

Изобретение относится к вычислительной технике и может быть использовано для аппаратной реализации криптографических примитивов. Технический результат изобретения заключается в обеспечении вычисления в системе остаточных классов. Технический результат достигается за счет логического вычислителя...
Тип: Изобретение
Номер охранного документа: 0002637488
Дата охранного документа: 04.12.2017
29.12.2017
№217.015.f5cb

Устройство сложения (вычитания) n чисел с настраиваемым модулем

Изобретение относится к вычислительным устройствам, функционирующим в системе остаточных классов, и может быть использовано при аппаратной реализации криптографических алгоритмов. Технический результат - повышение быстродействия устройства. Для этого устройство содержит блоки памяти хранения...
Тип: Изобретение
Номер охранного документа: 0002637988
Дата охранного документа: 08.12.2017
29.05.2018
№218.016.54b4

Адаптивное к экстренным ситуациям устройство передачи телеметрической информации

Изобретение относится к телеметрии. Технический результат - повышение оперативности передачи телеметрической информации (ТМИ) в условиях слабой радиовидимости, обеспечение адаптивности устройства к приоритетной передаче ТМИ неисправных функциональных узлов образцов ракетно-космической техники...
Тип: Изобретение
Номер охранного документа: 0002654169
Дата охранного документа: 16.05.2018
+ добавить свой РИД