ПРЕОБРАЗОВАТЕЛЬ УРОВНЯ НАПРЯЖЕНИЯ

Предлагаемое изобретение относится к цифровой вычислительной технике и может быть использовано при согласовании схем, имеющих различные уровни напряжений источников питания и внутренних сигналов.

Известен преобразователь уровней сигналов на МДП-транзисторах [1]. Это устройство предназначено для преобразования уровня напряжения сигнала (например при сопряжении ТТЛ- и КМДП логических элементов).

Недостатком указанной выше схемы является низкое быстродействие. Низкое быстродействие схемы вызвано ограничением появления напряжения высокого уровня на выходе схемы по цепи низкой проводимости, вплоть до подключения транзистора с высокой проводимостью, шунтирующего низкопроводящую цепь, которое задерживается на время распространения сигнала, необходимое на последовательное переключение двух вентилей.

Кроме того, каждый из выходных узлов триггера, помимо затворов транзисторов выходных транзисторов, подключен к затворам двух транзисторов Р-типа, что дополнительно увеличивает паразитную емкость выходных узлов триггера и затягивает переходный процесс переключения.

Задачей предлагаемого изобретения является повышение быстродействия преобразователя уровня напряжения.

Поставленная задача достигается тем, что в преобразователе уровня напряжения, содержащем полевые транзисторы Р-типа с первого по восьмой и N-типа с девятого по двенадцатый, входы прямого IN и инверсного входных сигналов, соединенные с затворами, соответственно девятого и десятого транзисторов, вывод питания высокого уровня напряжения VDD, соединенный с истоками первого, второго, третьего и четвертого транзисторов, вывод питания низкого уровня напряжения GND, соединенный с истоками девятого, десятого, одиннадцатого и двенадцатого транзисторов, причем сток первого транзистора соединен со стоком второго и истоком седьмого, а затвор первого транзистора - со стоками шестого и двенадцатого транзисторов и является выходом OUT преобразователя уровня напряжения, сток четвертого транзистора - со стоком третьего и истоком восьмого, а затвор четвертого - со стоками пятого и одиннадцатого транзисторов, затворы которых соединены со стоками седьмого и десятого транзисторов и затвором восьмого транзистора, сток которого соединен со стоком девятого и затворами шестого, седьмого и двенадцатого транзисторов, в отличие от известного преобразователя уровней сигналов на МДП-транзисторах [1], затворы второго и третьего транзисторов соединены с выводом питания низкого уровня напряжения GND, а истоки пятого и шестого - с выводом питания высокого уровня напряжения VDD.

Таким образом, в предлагаемой схеме преобразователя уровня напряжения, вследствие отличий от известного устройства, описанным выше, исключено появление напряжения высокого уровня на выходе схемы OUT по цепи низкой проводимости до подключения транзистора с высокой проводимостью, т.к. формирование выходного сигнала на выходе OUT всегда происходит сразу и по цепям только высокой проводимости.

Также, в отличие от известного преобразователя уровней сигналов на МДП-транзисторах [1], в предлагаемой схеме преобразователя уровня напряжения исключено подключение лишних затворов транзисторов Р-типа, которые подключены к выводу питания низкого уровня GND и поэтому всегда открыты. Предложенное соединение уменьшает паразитную емкость выходных узлов триггера и дополнительно ускоряет переходный процесс переключения преобразователя уровня напряжения.

На чертеже приведена схема предлагаемого преобразователя уровня напряжения.

Предлагаемый преобразователь уровня напряжения, содержит полевые транзисторы Р-типа с первого по восьмой (1-8) и N-типа с девятого по двенадцатый (9-12), входы прямого IN и инверсного входных сигналов, соединенные с затворами, соответственно девятого (9) и десятого (10) транзисторов, вывод питания высокого уровня напряжения VDD, соединенный с истоками транзисторов с первого по шестой (1-6), вывод питания низкого уровня напряжения GND, соединенный с истоками транзисторов с девятого по двенадцатый (9-12) и затворами второго (2) и третьего (3) транзисторов, причем сток первого (1) транзистора соединен со стоком второго (2) и истоком седьмого (7), а затвор первого (1) транзистора - со стоками шестого (6) и двенадцатого (12) транзисторов и является выходом OUT преобразователя уровня напряжения, сток четвертого (4) транзистора - со стоком третьего (3) и истоком восьмого (8), а затвор четвертого (4) - со стоками пятого (5) и одиннадцатого (11) транзисторов, затворы которых соединены со стоками седьмого (7) и десятого (10) транзисторов и затвором восьмого транзистора (8), сток которого соединен со стоком девятого (9) и затворами шестого (6), седьмого (7) и двенадцатого (12) транзисторов.

Предлагаемый преобразователь уровня напряжения представляет собой цифровое логическое устройство, предназначенное для преобразования входного напряжения логической единицы «1*» (VCC), в напряжение логической «1», соответствующее напряжению питания высокого уровня напряжения VDD, и работает следующим образом.

Исходное состояние. На вывод питания GND и на вход IN подано напряжение низкого уровня, соответствующее напряжению логического «0», на вывод VDD - высокого («1»), а на вход - напряжение логической единицы «1*» (VCC). Минимальное значение напряжения логической единицы «1*» должно быть больше либо равно значению порогового напряжения транзистора N-типа. Кроме того, напряжение источника питания высокого уровня VDD («1») и напряжение логической единицы VCC («1*») должны быть больше или равны сумме пороговых напряжений транзисторов Р- и N-типа. Транзисторы Р-типа 2 и 3 низкой проводимости открыты всегда, т.к. их затворы подключены к источнику питания низкого уровня напряжения GND («0»). На затворы транзисторов N-типа 9 и 10 с входов IN и поступают напряжения соответственно низкого уровня GND («0») и напряжение логической единицы «1*» (VCC). Поэтому транзистор 9 закрыт, а транзистор 10 открыт. Также, в результате действия предыдущего регенеративного цикла, транзисторы 1, 5, 8 и 12 открыты, а транзисторы 4, 6, 7 и 11 закрыты. Поэтому на выходе OUT преобразователя уровня напряжения через открытый транзистор 12 установлено напряжение низкого уровня «0» (GND).

В режиме преобразования высокого напряжения логической единицы VCC в напряжение высокого уровня VDD на вход IN и на вход и, следовательно, на затворы транзисторов 9 и 10 поступают напряжения, соответственно, логической единицы «1*» (VCC) и логического «0» (GND), в результате чего транзистор N-типа 9 открывается, а транзистор N-типа 10 закрывается. Через открытый транзистор 9 на затворы транзисторов 6, 7, и 12 поступает напряжение низкого уровня «0» (GND). Поэтому транзисторы Р-типа 6 и 7 открываются, а транзистор N-типа 12 - закрывается и через открытые транзисторы 6 и 7 напряжение высокого уровня VDD поступает на затворы транзисторов 1, 5, 8 и 11 и на выход OUT преобразователя уровня напряжения. При этом транзисторы Р-типа 1, 5 и 8 закрываются, а транзистор N-типа 11 - открывается. Таким образом, на выходе OUT преобразователя уровня напряжения установлено напряжение высокого уровня VDD, полученное преобразованием входного высокого напряжения логической единицы «1*» (VCC).

При переходе преобразователя уровня напряжения в исходное состояние и режим формирования на выходе OUT напряжения низкого уровня GND («0»), на входы IN - прямого входного сигнала и - инверсного входного сигнала и, следовательно, на затворы транзисторов 9 и 10, поступают соответственно напряжения логического «0» (GND) и логической единицы «1*» (VCC). Поэтому транзистор N-типа 9 закрывается, а транзистор N-типа 10 - открывается. Через открытый транзистор N-типа 10 на затворы транзисторов 5, 8 и 11 поступает напряжение низкого уровня GND («0»). Поэтому транзистор N-типа 11 закрывается, а транзисторы Р-типа 5 и 8 открываются, и напряжение высокого уровня VDD («1») поступает через открытые транзисторы 3, 4 и 8 на затворы транзисторов 6, 7 и 12, а через открытый транзистор 5 - на затвор транзистора 4. Напряжение высокого уровня VDD («1»), которое поступает на затворы транзисторов 4, 6, 7 и 12, закрывает транзисторы Р-Типа 4, 6 и 7 и открывает транзистор N-типа 12. Поэтому через открытый транзистор 12 на затвор транзистора 1 и на выход OUT преобразователя уровня напряжения поступает напряжение низкого уровня GND («0»). При этом транзистор Р-типа 1 закрывается и на затворе транзистора N-типа 12, несмотря на то, что транзистор 4 закрывается, через открытые транзисторы Р-типа 3 и 8 удерживается напряжение высокого уровня VDD («1»). Поэтому на выходе OUT преобразователя уровня напряжения сохраняется напряжение низкого уровня GND («0»), и схема переходит в исходное состояние.

Таким образом, в предлагаемой схеме преобразователя уровня напряжения формирование выходного сигнала высокого уровня VDD («1») на выходе OUT происходит сразу и по цепям только высокой проводимости, что существенно ускоряет время переходного процесса перезаряда выходной емкости и тем самым повышает быстродействие работы схемы.

Кроме того, в предлагаемом преобразователе уровня напряжения, в отличие от известного преобразователя уровней сигналов на МДП-транзисторах [1], к выходным узлам триггера помимо затворов транзисторов инвертора подключен затвор только одного транзистора Р-типа, что уменьшает паразитную емкость выходных узлов триггера и дополнительно ускоряет переходный процесс переключения преобразователя уровня напряжения.

Литература

1. Авторское свидетельство СССР (SU) №1538246. «Преобразователь уровней сигналов на МДП-транзисторах» / В.А. Максимов, А.Е. Заболотный и Я.Я. Петричкович // Бюллетень №3 от 23.01.90.