×
10.04.2016
216.015.2f9e

Результат интеллектуальной деятельности: АДРЕСНЫЙ ИДЕНТИФИКАТОР

Вид РИД

Изобретение

№ охранного документа
0002580802
Дата охранного документа
10.04.2016
Аннотация: Изобретение относится к адресному идентификатору. Технический результат заключается в расширении функциональных возможностей адресного идентификатора за счет обеспечения выполнения адресной идентификации минимального, супраминимального, субмаксимального или максимального из четырех входных аналоговых сигналов при сохранении быстродействия прототипа. Адресный идентификатор содержит соединенные между собой шесть компараторов, пятнадцать переключателей и одиннадцать элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. 1 ил., 1 табл.
Основные результаты: Адресный идентификатор, содержащий три компаратора, пять переключателей и пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, у которых выход i-го компаратора, выход k-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и нормально разомкнутый, нормально замкнутый контакты пятого переключателя, второй вход четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, неинвертирующий вход второго компаратора соединены соответственно с первым входом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, управляющим входом k-го переключателя и первым, вторым идентифицирующими, первым настроечным, первым входами адресного идентификатора, отличающийся тем, что в него дополнительно введены три компаратора, десять переключателей и шесть элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем выходы шестого, i-го и j-го компараторов соединены соответственно с первыми входами шестого, (i+6)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и объединенными первыми входами j-го, (j+6)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, управляющий вход шестого, четырнадцатого, пятнадцатого, управляющий вход r-го (r∈{8,10,11}) переключателей и управляющий вход седьмого, двенадцатого, управляющий вход девятого, тринадцатого переключателей соединены соответственно с выходами шестого, r-го и седьмого, девятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, коммутационные контакты первого, второго, третьего и четвертого, пятого переключателей соединены соответственно с нормально разомкнутыми контактами тринадцатого, четырнадцатого, двенадцатого и нормально замкнутыми контактами седьмого, тринадцатого переключателей, коммутационные контакты шестого, седьмого, девятого и восьмого, десятого переключателей соединены соответственно с нормально разомкнутыми контактами одиннадцатого, второго, десятого и нормально замкнутыми контактами девятого, четырнадцатого переключателей, коммутационные контакты двенадцатого, тринадцатого, четырнадцатого, пятнадцатого и одиннадцатого переключателей соединены соответственно с нормально замкнутыми контактами второго, десятого, одиннадцатого, нормально разомкнутым контактом седьмого переключателей и выходом адресного идентификатора, нормально разомкнутые контакты шестого, девятого и нормально замкнутые контакты шестого, двенадцатого переключателей соединены соответственно с коммутационными контактами десятого, пятнадцатого и второго, пятого переключателей, а объединенные нормально разомкнутые контакты третьего, восьмого переключателей, объединенные нормально разомкнутые контакты первого, четвертого, пятнадцатого переключателей, объединенные нормально замкнутые контакты четвертого, восьмого переключателей, объединенные нормально замкнутые контакты первого, третьего, пятнадцатого переключателей и объединенные вторые входы первого, третьего, пятого, шестого, восьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, объединенные вторые входы второго, седьмого, девятого, десятого, одиннадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым, вторым, третьим, четвертым идентифицирующими и первым, вторым настроечными входами адресного идентификатора, первый, второй, третий и четвертый входы которого подключены соответственно к объединенным неинвертирующим входам третьего, пятого компараторов, объединенным инвертирующему входу пятого, неинвертирующим входам первого, четвертого компараторов, объединенным неинвертирующему входу шестого, инвертирующим входам второго, четвертого компараторов и объединенным инвертирующим входам первого, третьего, шестого компараторов.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны адресные идентификаторы (см., например, патент РФ 2143740, кл. G06G 7/25, 1999), которые выполняют адресную идентификацию минимального или максимального из трех входных аналоговых сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных адресных идентификаторов, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка четырех входных аналоговых сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип адресный идентификатор (патент РФ 2491626, кл. G06G 7/25, 2013), который содержит три компаратора, пять переключателей, пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выполняет адресную идентификацию минимального, медианного или максимального из трех входных аналоговых сигналов. При этом максимальное время задержки распространения сигнала в прототипе равно τKПЭ, где τK, τП и τЭ есть время задержек, вносимых компаратором, переключателем и элементом ИСКЛЮЧАЮЩЕЕ ИЛИ.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка четырех входных аналоговых сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения выполнения адресной идентификации минимального, супраминимального, субмаксимального или максимального из четырех входных аналоговых сигналов при сохранении быстродействия прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в адресном идентификаторе, содержащем три компаратора, пять переключателей и пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выход i-го компаратора, выход k-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и нормально разомкнутый, нормально замкнутый контакты пятого переключателя, второй вход четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, неинвертирующий вход второго компаратора соединены соответственно с первым входом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, управляющим входом k-го переключателя и первым, вторым идентифицирующими, первым настроечным, первым входами адресного идентификатора, особенность заключается в том, что в него дополнительно введены три компаратора, десять переключателей и шесть элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем выходы шестого, i-го и j-го компараторов соединены соответственно с первыми входами шестого, (i+6)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и объединенными первыми входами j-го, (j+6)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, управляющий вход шестого, четырнадцатого, пятнадцатого, управляющий вход r-го (r∈{8,10,11}) переключателей и управляющий вход седьмого, двенадцатого, управляющий вход девятого, тринадцатого переключателей соединены соответственно с выходами шестого, r-го и седьмого, девятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, коммутационные контакты первого, второго, третьего и четвертого, пятого переключателей соединены соответственно с нормально разомкнутыми контактами тринадцатого, четырнадцатого, двенадцатого и нормально замкнутыми контактами седьмого, тринадцатого переключателей, коммутационные контакты шестого, седьмого, девятого и восьмого, десятого переключателей соединены соответственно с нормально разомкнутыми контактами одиннадцатого, второго, десятого и нормально замкнутыми контактами девятого, четырнадцатого переключателей, коммутационные контакты двенадцатого, тринадцатого, четырнадцатого, пятнадцатого и одиннадцатого переключателей соединены соответственно с нормально замкнутыми контактами второго, десятого, одиннадцатого, нормально разомкнутым контактом седьмого переключателей и выходом адресного идентификатора, нормально разомкнутые контакты шестого, девятого и нормально замкнутые контакты шестого, двенадцатого переключателей соединены соответственно с коммутационными контактами десятого, пятнадцатого и второго, пятого переключателей, а объединенные нормально разомкнутые контакты третьего, восьмого переключателей, объединенные нормально разомкнутые контакты первого, четвертого, пятнадцатого переключателей, объединенные нормально замкнутые контакты четвертого, восьмого переключателей, объединенные нормально замкнутые контакты первого, третьего, пятнадцатого переключателей и объединенные вторые входы первого, третьего, пятого, шестого, восьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, объединенные вторые входы второго, седьмого, девятого, десятого, одиннадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым, вторым, третьим, четвертым идентифицирующими и первым, вторым настроечными входами адресного идентификатора, первый, второй, третий и четвертый входы которого подключены соответственно к объединенным неинвертирующим входам третьего, пятого компараторов, объединенным инвертирующему входу пятого, неинвертирующим входам первого, четвертого компараторов, объединенным неинвертирующему входу шестого, инвертирующим входам второго, четвертого компараторов и объединенным инвертирующим входам первого, третьего, шестого компараторов.

На чертеже представлена схема предлагаемого адресного идентификатора. Адресный идентификатор содержит компараторы 11,…,16, переключатели 21,…,215 и элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 31,…,311, причем выходы компараторов 16 и 1k соединены соответственно с первым входом элемента 36 и объединенными первыми входами элементов 3k, 3k+6, управляющий вход переключателя 2k и управляющий вход переключателя 2r (r∈{8,10,11}) соединены соответственно с выходами элементов 3k и 3r, управляющий вход переключателей 26, 214, 215, управляющий вход переключателей 27, 212 и управляющий вход переключателей 29, 213 соединены соответственно с выходами элементов 36, 37 и 39, коммутационные контакты переключателей 21, 22, 23 и 24, 25 соединены соответственно с нормально разомкнутыми контактами переключателей 213, 214, 212 и нормально замкнутыми контактами переключателей 27, 213, коммутационные контакты переключателей 26, 27, 29 и 28, 210 соединены соответственно с нормально разомкнутыми контактами переключателей 211, 22, 210 и нормально замкнутыми контактами переключателей 29, 214, коммутационные контакты переключателей 212, 213, 214, 215 и 211 соединены соответственно с нормально замкнутыми контактами переключателей 22, 210, 211, нормально разомкнутым контактом переключателя 27 и выходом адресного идентификатора, нормально разомкнутые контакты переключателей 26, 29 и нормально замкнутые контакты переключателей 26, 212 соединены соответственно с коммутационными контактами переключателей 210, 215 и 22, 25, а объединенные нормально разомкнутые контакты переключателей 23, 25, 28, объединенные нормально замкнутый контакт переключателя 25, нормально разомкнутые контакты переключателей 21, 24, 215, объединенные нормально замкнутые контакты переключателей 24, 28, объединенные нормально замкнутые контакты переключателей 21, 23, 215 и объединенные вторые входы элементов 31, 33, 34, 35, 36, 38, объединенные вторые входы элементов 32, 37, 39, 310, 311 образуют соответственно первый, второй, третий, четвертый идентифицирующие и первый, второй настроечные входы адресного идентификатора, первый, второй, третий и четвертый входы которого подключены соответственно к объединенным неинвертирующим входам компараторов 12, 13, 15, объединенным инвертирующему входу компаратора 15, неинвертирующим входам компараторов 11, 14, объединенным неинвертирующему входу компаратора 16, инвертирующим входам компараторов 12, 14 и объединенным инвертирующим входам компараторов 11, 13, 16.

Работа предлагаемого адресного идентификатора осуществляется следующим образом. На его первый, …, четвертый входы подаются соответственно подлежащие обработке аналоговые сигналы (напряжения) х1,…,х4. На его первом, …, четвертом идентифицирующих и первом, втором настроечных входах фиксируются соответственно аналоговые сигналы (напряжения) y1,…,y4 и необходимые управляющие сигналы f1,f2∈{0,1}. Если на управляющем входе переключателя (переключателей) присутствует лог. «0» либо лог. «1», то нормально замкнутый (замкнутые) контакт (контакты) этого (этих) переключателя (переключателей) соответственно замкнут (замкнуты) либо разомкнут (разомкнуты), а нормально разомкнутый (разомкнутые) контакт (контакты) - соответственно разомкнут (разомкнуты) либо замкнут (замкнуты). В представленной ниже таблице приведены все возможные варианты упорядочения сигналов х1, х2, х3, х4 и соответствующие этим вариантам значения сигнала Z на выходе предлагаемого адресного идентификатора при некоторых комбинациях значений сигналов f1 и f2. С учетом данных, приведенных в таблице, операция, воспроизводимая предлагаемым идентификатором, определяется выражением

где ext=min при f1=1 и f2-0, ext=supramin при f1=f2=0, ext=submax при f1=f2=1, ext=max при f1=0 и f2=1. Согласно (1) номер q∈{1,2,3,4} сигнала yq, прошедшего на выход предлагаемого идентификатора, соответствует адресу экстремального сигнала в кортеже (x1, x2, x3, x4).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый адресный идентификатор обладает более широкими по сравнению с прототипом функциональными возможностями, так как выполняет адресную идентификацию минимального, супраминимального, субмаксимального или максимального из четырех входных аналоговых сигналов. При этом максимальное время задержки распространения сигнала в предлагаемом адресном идентификаторе равно τKПЭ, где τK, τП и τЭ есть время задержек, вносимых компаратором, переключателем и элементом ИСКЛЮЧАЮЩЕЕ ИЛИ.

Адресный идентификатор, содержащий три компаратора, пять переключателей и пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, у которых выход i-го компаратора, выход k-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и нормально разомкнутый, нормально замкнутый контакты пятого переключателя, второй вход четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, неинвертирующий вход второго компаратора соединены соответственно с первым входом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, управляющим входом k-го переключателя и первым, вторым идентифицирующими, первым настроечным, первым входами адресного идентификатора, отличающийся тем, что в него дополнительно введены три компаратора, десять переключателей и шесть элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем выходы шестого, i-го и j-го компараторов соединены соответственно с первыми входами шестого, (i+6)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и объединенными первыми входами j-го, (j+6)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, управляющий вход шестого, четырнадцатого, пятнадцатого, управляющий вход r-го (r∈{8,10,11}) переключателей и управляющий вход седьмого, двенадцатого, управляющий вход девятого, тринадцатого переключателей соединены соответственно с выходами шестого, r-го и седьмого, девятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, коммутационные контакты первого, второго, третьего и четвертого, пятого переключателей соединены соответственно с нормально разомкнутыми контактами тринадцатого, четырнадцатого, двенадцатого и нормально замкнутыми контактами седьмого, тринадцатого переключателей, коммутационные контакты шестого, седьмого, девятого и восьмого, десятого переключателей соединены соответственно с нормально разомкнутыми контактами одиннадцатого, второго, десятого и нормально замкнутыми контактами девятого, четырнадцатого переключателей, коммутационные контакты двенадцатого, тринадцатого, четырнадцатого, пятнадцатого и одиннадцатого переключателей соединены соответственно с нормально замкнутыми контактами второго, десятого, одиннадцатого, нормально разомкнутым контактом седьмого переключателей и выходом адресного идентификатора, нормально разомкнутые контакты шестого, девятого и нормально замкнутые контакты шестого, двенадцатого переключателей соединены соответственно с коммутационными контактами десятого, пятнадцатого и второго, пятого переключателей, а объединенные нормально разомкнутые контакты третьего, восьмого переключателей, объединенные нормально разомкнутые контакты первого, четвертого, пятнадцатого переключателей, объединенные нормально замкнутые контакты четвертого, восьмого переключателей, объединенные нормально замкнутые контакты первого, третьего, пятнадцатого переключателей и объединенные вторые входы первого, третьего, пятого, шестого, восьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, объединенные вторые входы второго, седьмого, девятого, десятого, одиннадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым, вторым, третьим, четвертым идентифицирующими и первым, вторым настроечными входами адресного идентификатора, первый, второй, третий и четвертый входы которого подключены соответственно к объединенным неинвертирующим входам третьего, пятого компараторов, объединенным инвертирующему входу пятого, неинвертирующим входам первого, четвертого компараторов, объединенным неинвертирующему входу шестого, инвертирующим входам второго, четвертого компараторов и объединенным инвертирующим входам первого, третьего, шестого компараторов.
АДРЕСНЫЙ ИДЕНТИФИКАТОР
АДРЕСНЫЙ ИДЕНТИФИКАТОР
АДРЕСНЫЙ ИДЕНТИФИКАТОР
АДРЕСНЫЙ ИДЕНТИФИКАТОР
Источник поступления информации: Роспатент

Showing 1-10 of 75 items.
27.01.2013
№216.012.2105

Мажоритарный модуль

Изобретение относится к области вычислительной техники и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации для реализации мажоритарной функции либо дизъюнкции, либо конъюнкции входных двоичных сигналов. Техническим результатом...
Тип: Изобретение
Номер охранного документа: 0002473954
Дата охранного документа: 27.01.2013
10.02.2013
№216.012.249d

Аналоговый процессор

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации для выбора минимального, супраминимального, медианного, субмаксимального или максимального из пяти...
Тип: Изобретение
Номер охранного документа: 0002474875
Дата охранного документа: 10.02.2013
20.02.2013
№216.012.2836

Логический преобразователь

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом является упрощение устройства за счет сокращения количества выводов, на которые подаются входные двоичные сигналы, и...
Тип: Изобретение
Номер охранного документа: 0002475814
Дата охранного документа: 20.02.2013
20.02.2013
№216.012.28c1

Импульсный селектор

Изобретение относится к импульсной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом является уменьшение аппаратурных затрат при сохранении функциональных возможностей. Импульсный селектор предназначен для...
Тип: Изобретение
Номер охранного документа: 0002475953
Дата охранного документа: 20.02.2013
10.04.2013
№216.012.34a8

Импульсный селектор

Изобретение относится к импульсной технике и может быть использовано в системах автоматического регулирования и управления. Техническим результатом является расширение функциональных возможностей за счет обработки n импульсных сигналов. Импульсный селектор содержит 3n-4 ключей и резистор,...
Тип: Изобретение
Номер охранного документа: 0002479023
Дата охранного документа: 10.04.2013
10.04.2013
№216.012.3508

Импульсный селектор

Изобретение относится к импульсной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является расширение функциональных возможностей за счет обеспечения выбора из кортежа (τ,…,τ) компоненты τ=τ, занимающей...
Тип: Изобретение
Номер охранного документа: 0002479119
Дата охранного документа: 10.04.2013
27.05.2013
№216.012.4570

Ранговый селектор

Изобретение относится к автоматике и аналоговой вычислительной технике. Техническим результатом является уменьшение аппаратурных затрат при сохранении функциональных возможностей. Ранговый селектор содержит n дифференциальных компараторов (l, …, l), n элементов И (2, …, 2), 4n+3 ключей (3, …,...
Тип: Изобретение
Номер охранного документа: 0002483353
Дата охранного документа: 27.05.2013
20.08.2013
№216.012.61f0

Реляторный модуль

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др. Техническим результатом изобретения является...
Тип: Изобретение
Номер охранного документа: 0002490704
Дата охранного документа: 20.08.2013
20.08.2013
№216.012.61f1

Реляторный модуль

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др. Техническим результатом изобретения является...
Тип: Изобретение
Номер охранного документа: 0002490705
Дата охранного документа: 20.08.2013
20.08.2013
№216.012.61f2

Аналоговый мультиплексор

Изобретение относится к автоматике и многозначной вычислительной технике и может быть использовано для построения функциональных узлов многозначных вычислительных машин, средств автоматического регулирования и управления, многозначных процессоров. Техническим результатом является расширение...
Тип: Изобретение
Номер охранного документа: 0002490706
Дата охранного документа: 20.08.2013
Showing 1-10 of 116 items.
20.11.2014
№216.013.068d

Двоичный сумматор

Изобретение предназначено для сложения двух четырехразрядных двоичных чисел, задаваемых двоичными сигналами и может быть использовано в системах цифровой вычислительной техники как средство арифметической обработки дискретной информации. Техническим результатом является повышение однородности...
Тип: Изобретение
Номер охранного документа: 0002533078
Дата охранного документа: 20.11.2014
20.11.2014
№216.013.068e

Мажоритарный модуль

Изобретение предназначено для реализации мажоритарной функции n аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же n аргументов, где n≠1 есть любое нечетное натуральное число, и может быть использовано в системах цифровой вычислительной техники как средство...
Тип: Изобретение
Номер охранного документа: 0002533079
Дата охранного документа: 20.11.2014
20.11.2014
№216.013.068f

Декомпозиционный способ реализации бесповторных функций непрерывной логики

Изобретение относится к аналоговой вычислительной технике и может быть использовано при построении средств логической обработки континуальных данных. Техническим результатом является обеспечение реализации произвольной бесповторной непрерывно-логической функции, зависящей от n (n>1) аргументов...
Тип: Изобретение
Номер охранного документа: 0002533080
Дата охранного документа: 20.11.2014
27.02.2015
№216.013.2ca1

Ранговый фильтр

Изобретение предназначено для ранговой обработки аналоговых сигналов и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации. Техническим результатом является расширение функциональных возможностей за счет обеспечения выбора...
Тип: Изобретение
Номер охранного документа: 0002542893
Дата охранного документа: 27.02.2015
27.02.2015
№216.013.2ca3

Логический преобразователь

Устройство предназначено для реализации простых симметричных булевых функций и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является обеспечение реализации любой из простых симметричных булевых функций τ, τ, τ, τ,...
Тип: Изобретение
Номер охранного документа: 0002542895
Дата охранного документа: 27.02.2015
27.02.2015
№216.013.2caf

Логический преобразователь

Изобретение относится к вычислительной технике, предназначено для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использовано как средство преобразования кодов. Техническим результатом является упрощение...
Тип: Изобретение
Номер охранного документа: 0002542907
Дата охранного документа: 27.02.2015
27.02.2015
№216.013.2cb8

Импульсный селектор

Импульсный селектор предназначен для воспроизведения операции submed(τ,…,τ), где τ, …, τ есть длительности положительных импульсных сигналов x,…,x∈{0,1}, синхронизированных по переднему фронту, и может быть использован в системах автоматического регулирования и управления как средство...
Тип: Изобретение
Номер охранного документа: 0002542916
Дата охранного документа: 27.02.2015
27.02.2015
№216.013.2cbc

Логический модуль

Изобретение предназначено для реализации любой из трех простых симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов, и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является...
Тип: Изобретение
Номер охранного документа: 0002542920
Дата охранного документа: 27.02.2015
27.02.2015
№216.013.2e3f

Ранговый фильтр

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др. Техническим результатом изобретения является...
Тип: Изобретение
Номер охранного документа: 0002543307
Дата охранного документа: 27.02.2015
10.04.2015
№216.013.39ec

Логический модуль

Изобретение предназначено для реализации логических функций и может быть использовано в системах цифровой вычислительной техники как средство обработки двоичных кодов. Техническим результатом является расширение функциональных возможностей устройства за счет реализации любой из логических...
Тип: Изобретение
Номер охранного документа: 0002546316
Дата охранного документа: 10.04.2015
+ добавить свой РИД