Результат интеллектуальной деятельности: УСТРОЙСТВО ПЕРЕДАЧИ N-ФАЗНОЙ СИСТЕМЫ НАПРЯЖЕНИЙ ПО ДВУХПРОВОДНОЙ СЕТИ

Изобретение относится к области электротехники. Технический результат, на достижение которого направлено заявляемое изобретение, заключается в расширении функциональных возможностей за счет передачи n-фазного напряжения по двухпроводной сети.

Цель изобретения - расширение функциональных возможностей устройства.

Устройство в своем составе содержит: генератор тактовых импульсов 1, логический элемент И 2; счетчик числа фаз 3, схему сравнения 4, регистр 5, дешифратор 6, формирователи управляющих сигналов 7_i (i=1…n, n - число фаз в сети), фазы многофазного источника синусоидального ЭДС 8_i (i=1…n), управляемые симисторы 9_i (i=1…n), элементы задержки 10_i (i=1…n), формирователи управляющих сигналов 11_i (i=1…n, n - число фаз в сети), управляемые симисторы 12_i (i=1…n), фазы многофазной нагрузки сети 13_i (i=1…n), входы 14 и 15, линию передачи сигналов с полюсами С1-С0 на входе и С1_вых-С0_вых на выходе линии 20 вместе со связями.

Известные устройства для передачи напряжений [1] не позволяют передавать n-фазное напряжение по двухпроводной сети.

Наиболее близким по технической сущности к заявляемому устройству является устройство [1], содержащее нагрузку 13_i (i=1…n), нулевой провод С0-С0_вых, подключенный к нулевой точке многофазной системы ЭДС по схеме «звезда», первую группу ключей 9_i (i=1…n), n входов 8_i (i=1…n) фаз многофазной системы ЭДС, каждая из которых подсоединена к первому входу одноименного ключа 9_i (i=1…n) первой группы.

Недостатком данного устройства является невозможность передачи n-фазного напряжения по двухпроводной сети.

Задача изобретения - создать устройство, обеспечивающее возможность передачи n-фазного напряжения по двухпроводной сети.

Сущность изобретения состоит в том, что в известное устройство [1], содержащее нагрузку 13_i (i=1…n), нулевой провод С0-С0_вых, подключенный к нулевой точке многофазной системы ЭДС по схеме «звезда», первую группу ключей 9_i (i=1…n), n входов 8_i (i=1…n) фаз многофазной системы ЭДС, каждая из которых подсоединена к первому входу одноименного ключа 9_i (i=1…n) первой группы, дополнительно включены вторая группа ключей 12_i (i=1…n), генератор тактовых импульсов (ГТИ) 1, элемент И 2, счетчик 3, схема сравнения 4, регистр 5, дешифратор 6, первые формирователи сигналов 7_i (i=1…n), группа элементов задержки 10_i (i=1…n), вторые формирователи сигналов 11_i (i=1…n), выход ГТИ 1 подсоединен к первому входу элемента И 2, второй вход которого подсоединен к первому входу 15 устройства, а выход - к первому входу счетчика 3, выход которого подсоединен к входу дешифратора 6 и к первому входу схемы сравнения 4, второй вход которой подсоединен к выходу регистра 5, а выход - к второму входу счетчика 3, вход регистра 5 подсоединен к входу 14 устройства, выходы дешифратора 6 подсоединены к входам одноименных первых формирователей сигналов 7_i (i=1…n) и через одноименные элементы задержки 10_i (i=1…n) к входам одноименных вторых формирователей сигналов 11_i (i=1…n), выходы первых формирователей сигналов 7_i (i=1…n) подсоединены к управляющим входам ключей 9_i (i=1…n) первой группы, выход каждого из которых подсоединен к входной линии передачи С1, выход которой подсоединен к выходной линии передач С1_вых, выход которой подсоединен к первым входам второй группы ключей 12_i (i=1…n), управляющий вход каждого из которых подсоединен к выходу одноименных вторых формирователей сигналов 11_i (i=1…n), а выход - к нагрузке 13_i (i=1…n).

Проведенный поиск в известной научно-технической литературе не выявил наличие подобных технических решений.

Новизна предлагаемого устройства заключается в том, что новое техническое устройство отличается от прототипа тем, что дополнительно в него введены вторая группа ключей 12_i (i=1…n), генератор тактовых импульсов (ГТИ) 1, элемент И 2, счетчик 3, схема сравнения 4, регистр 5, дешифратор 6, первые формирователи сигналов 7_i (i=1…n), группа элементов задержки 10_i (i=1…n), вторые формирователи сигналов 11_i (i=1…n), выход ГТИ 1 подсоединен к первому входу элемента И 2, второй вход которого подсоединен к первому входу 15 устройства, а выход - к первому входу счетчика 3, выход которого подсоединен к входу дешифратора 6 и к первому входу схемы сравнения 4, второй вход которой подсоединен к выходу регистра 5, а выход - к второму входу счетчика 3, вход регистра 5 подсоединен к входу 14 устройства, выходы дешифратора 6 подсоединены к входам одноименных первых формирователей сигналов 7_i (i=1…n) и через одноименные элементы задержки 10_i (i=1…n) к входам одноименных вторых формирователей сигналов 11_i (i=1…n), выходы первых формирователей сигналов 7_i (i=1…n) подсоединены к управляющим входам ключей 9_i (i=1…n) первой группы, выход каждого из которых подсоединен к входной линии передачи С1, выход которой подсоединен к выходной линии передач С1_вых, выход которой подсоединен к первым входам второй группы ключей 12_i (i=1…n), управляющий вход каждого из которых подсоединен к выходу одноименных вторых формирователей сигналов 11_i (i=1…n), а выход - к нагрузке 13_i (i=1…n).

Изобретательский уровень достигается тем, что ввод соответствующих элементов в известный прототип вместе со связями позволяет решить новую техническую задачу, решение которой в известных компьютерах и в литературе в настоящее время не отражено. Предлагаемое устройство позволяет расширить функциональные возможности за счет передачи n-фазного напряжения по двухпроводной сети.

Сущность изобретения поясняется чертежом. На чертеже (фиг.1) представлена структурная схема предлагаемого устройства, где на фиг.1 где представлены: генератор тактовых импульсов 1, логический элемент И 2; счетчик числа фаз 3, схема сравнения 4, регистр 5, дешифратор 6, формирователи управляющих сигналов 7_i (i=1…n, n - число фаз в сети), фазы многофазного источника синусоидального ЭДС 8_i (i=1…n), управляемые ключи (симисторы) 9_i (i=1…n), элементы задержки 10_i (i=1…n), формирователи управляющих сигналов 11_i (i=1…n, n - число фаз в сети), управляемые ключи (симисторы) 12_i (i=1…n), фазы многофазной нагрузки сети 13_i (i=1…n), входы 14 и 15, линия передачи сигналов с полюсами С1-С0 на входе и С1_вых-С0_вых на выходе линии.

Точка С0 подключена к нулевой точке многофазной системы ЭДС, включенной по схеме «звезда». Точка С0_вых подключена к нулевой точке многофазной нагрузки, включенной также по схеме «звезда».

Симистор 9_i (i=1…n) в каждой фазе является управляемым силовым ключом, коммутирующим сигналы произвольной (положительной или отрицательной) полярности. Он включается последовательно в цепь для передачи импульса сигнала фазы положительной или отрицательной полярности длительностью ∇t от многофазного источника 8_i в линию С₁-С₀, а симистор 12_i (i=1…n) коммутирует сигнал на выходе линии для последующей передачи импульсов в нагрузку 13_i.

Частота генератора 1 задается таким образом, чтобы появление очередного сигнала на его выходе соответствовало суммарной задержке сигнала элементами И 2, счетчика 3, дешифратора 6 и формирователя управляющего сигнала 7_i.

Устройство работает следующим образом.

В исходном состоянии на регистре 5 по входу 14 записан код числа фаз n. К входам 8_i симисторов 9 подключены соответствующие фазы источников напряжения e_i (i=1…n). На счетчике 3 хранится код нуля (вход сброса в ноль на счетчик 3 на фиг.1 не показан).

Работа устройства начинается после подачи пускового сигнала по входу 15 логического элемента И 2, после чего импульсы с выхода генератора тактовых импульсов 1 через открытый элемент И 2 начинают поступать на вход счетчика 3. Код с выхода счетчика 3 поступает на вход дешифратора 6, на выходе которого появляется единичный сигнал только на одном из n его выходов. Единичный сигнал на i-м (i=1…n) выходе дешифратора 6 подается на вход одноименного формирователя сигнала 7_i, выход которого подсоединен к управляющему электроду симистора 9_i, который работает в режиме ключа. Симистор 9_i в свою очередь обеспечивает передачу входного напряжения i-й фазы в линию передачи С1.

Одновременно сигнал с i-го (i=1…n) выхода дешифратора 6 поступает на вход элемента задержки 10_i, с выхода которого через элемент 11_i сформированный сигнал поступает на управляющий электрод симистора 12_i.

Элемент задержки 10_i обеспечивает задержку сигнала на время срабатывания элементов 7_i и 9_i. Таким образом сигнал одноименной фазы u_i (i=1…n) длительностью ∇t передается на i-ю фазу нагрузки 13_i (i=1…n). Очередной сигнал на эту же фазу поступит через интервал времени T=∇t*n.

При достижении счетчиком 3 числа n на выходе схемы сравнения 4 появляется единичный сигнал, который сбрасывает счетчик 3 в нулевое состояние, после чего цикл передачи импульсов сигналов фаз в линию передачи С1-С0 повторяется.

Источники информации

1. Патент №2400914, кл. H02M 5/16, 2010.