ДВУХКАСКАДНЫЙ ДИНАМИЧЕСКИЙ СДВИГОВЫЙ РЕГИСТР

Изобретение относится к оптоэлектронике и микроэлектронике и может быть использовано для построения сдвиговых регистров в фотоприемных субмодулях для мозаичных фотоприемников, в частности, в фотоприемниках на микроболометрах.

Известен сдвиговый регистр (Патент РФ на изобретение №2344498, «Сдвиговый регистр», МПК: G11C 19/00, Н03K 3/037, Н03K 9/001, опубликован 20.01.2009 г.), который выполнен на RS-триггерах и элементах И и ИЛИ, содержащий в каждом разряде первый и второй RS-триггеры, четыре логических элемента И, один элемент ИЛИ, информационный вход, первую и вторую шины управления приемом кода в первый и второй триггеры при выполнении операции сдвига кода, информационный выход, при этом выходы первого и третьего элементов И соединены с R-входами первого и второго RS-триггеров соответственно, выход второго элемента И подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с информационным входом, а выход упомянутого элемента ИЛИ подключен к S-входу первого триггера, первые входы первого и второго элементов И связаны с первой шиной управления приемом кода в первый триггер, первые входы третьего и четвертого элементов И соединены с второй шиной управления приемом кода во второй триггер, причем нулевой и единичный выходы первого триггера i-го разряда соединены с вторыми входами третьего и четвертого элементов И (i+1)-го разряда соответственно, нулевой и единичный выходы второго триггера i-го разряда соединены со вторыми входами первого и второго элементов И (i+1)-го разряда соответственно, кроме того, первый и второй входы второго элемента ИЛИ соединены с S-входами первого и второго триггеров, выход упомянутого элемента ИЛИ является информационным выходом i-го разряда и т.д.

Недостатком этого сдвигового регистра является то, что он имеет сложную структуру и управление, состоит из большого количества транзисторов и вследствие этого при использовании в качестве блока адресации по вертикали в мозаичных фотоприемниках приводит к падению эффективности преобразования изображений в мозаичном фотоприемнике в целом. (Эффективность преобразования изображений - это отношение количества работающих фоточувствительных элементов (ФЧЭ) в мозаичном фотоприемнике, к сумме ФЧЭ, потерянных в «слепых зонах» и работающих в мозаичном фотоприемнике.)

Известен реверсивный сдвиговой регистр (Патент РФ на изобретение №2022372 «Реверсивный регистр сдвига», МПК: G11C 19/00, опубликован 30.10.1994 г.), сущность которого состоит в том, что он содержит в каждом разряде JK-триггер, четыре элемента И, в каждом разряде, кроме первого и последнего, четыре элемента ИЛИ, в первом и последнем разрядах - три элемента ИЛИ, шины управления направлением сдвига вправо и влево, вход сброса регистра, вход сдвига, прямой и инверсный информационные входы регистра и выход информации в прямом последовательном коде при сдвиге вправо, прямой и инверсный информационные парафазные входы регистра и выход информации в прямом последовательном коде при сдвиге влево, вход управления режимом сдвига - уплотнение единиц и вход управления режимом сдвига - уплотнение нулей, причем прямой выход JC-триггера каждого разряда, кроме последнего, соединен соответственно с первым входом первого элемента И последующего разряда, а прямой выход JK-триггера каждого разряда, кроме первого, соединен соответственно с первым входом второго элемента И предыдущего разряда, выходы первого и второго элементов И каждого разряда соединены с входами первого элемента ИЛИ, вход которого соединен с J-входом JC-триггера данного разряда, вторые входы первого и второго элементов И всех разрядов являются соответственно входами управления сдвигом вправо и сдвигом влево регистра и т.д. Введение в известный сдвиговой регистр в каждый разряд, кроме первого и последнего, двух элементов ИЛИ (пятого и шестого), в первую ячейку пятого элемента ИЛИ, в последнюю ячейку шестого элемента ИЛИ, а также новых связей позволяет расширить функциональные возможности реверсивного регистра сдвига за счет уплотнения нулей кодовой комбинации как влево, так и вправо регистра.

Недостатком этого реверсивного сдвигового регистра, как и предыдущего, является то, что он имеет сложную структуру и управление, состоит из большого количества транзисторов и вследствие этого при использовании в качестве блока адресации по вертикали в мозаичных фотоприемниках приводит к падению эффективности преобразования изображений в мозаичном фотоприемнике в целом.

Известен регистр сдвига на МДП-транзисторах (Авторское свидетельство №1269210, МПК: G11C 19/00, опубликовано 07.11.1986 г.), в котором выход каждого из инверторов, составляющих регистр, через коммутирующие транзисторы соединен с входами последующего и предыдущего инверторов. При этом во время первого такта работы сдвигового регистра образуются триггеры, состоящие из четного и последующего нечетного инверторов, а во время второго такта работы - из четного и предыдущего нечетного инверторов.

Недостатком этого регистра сдвига на МДП-транзисторах является то, что он требует большого количества тактовых шин для управляющих сигналов и сложную диаграмму управляющих сигналов, что усложняет технологию его изготовления, снижает быстродействие, повышает стоимость устройства и существенно понижает эффективность мозаичного фотоприемника в целом.

Известен также двухкаскадный динамический сдвиговый регистр, принятый за прототип, приведенный в Авторском свидетельстве №344507 «Двухкаскадный динамический регистр сдвига», МПК: G11C 19/00, опубликованном 28.07.1972 г.

Двухкаскадный динамический сдвиговый регистр, содержащий ячейки, каждая из которых содержит два каскада МДП-транзисторов по два МДП-транзистора в каждом каскаде, две тактовые шины, шину питания и шину нулевого потенциала, причем в каждом каскаде затвор переключательного МДП-транзистора является входом каскада, в первом каскаде ячейки он является, одновременно, и первым входом ячейки, а в первой ячейке двухкаскадного динамического сдвигового регистра является еще и первым информационным входом двухкаскадного динамического сдвигового регистра при считывании информации слева направо; исток переключательного МДП-транзистора подключен ко второй тактовой шине в первом каскаде и к первой тактовой шине во втором каскаде; сток переключательного МДП-транзистора в каждом каскаде подключен к истоку нагрузочного МДП-транзистора соответствующего каскада, это соединение через узловую емкость подключено к шине нулевого потенциала и является выходом каскада, во втором каскаде ячейки, оно, одновременно, является и выходом ячейки, а в последней ячейке двухкаскадного динамического сдвигового регистра - еще и первым информационным выходом двухкаскадного динамического сдвигового регистра при считывании информации слева направо, затвор нагрузочного МДП-транзистора первого каскада подключен к первой тактовой шине, затвор нагрузочного МДП-транзистора второго каскада - ко второй тактовой шине, стоки нагрузочных МДП-транзисторов подключены к шине питания.

Этот двухкаскадный динамический сдвиговый регистр, принятый за прототип, содержит меньшее количество шин и МДП-транзисторов по сравнению с известными аналогами.

Однако он обладает существенными недостатками, а именно, сдвигает информацию только в одном направлении и паразитные емкости его тактовых шин существенно влияют на работу двухкаскадного динамического сдвигового регистра.

Техническим результатом изобретения является:

- расширение функциональных возможностей за счет обеспечения реверсивности сдвига информации внутри двухкаскадного динамического сдвигового регистра,

- минимизация занимаемой площади кристалла ИС,

- расширение области применения за счет возможности двунаправленной передачи информации и стабильной работы двухкаскадного динамического сдвигового регистра в условиях существенных паразитных емкостей тактовых шин.

Технический результат изобретения достигается тем, что в двухкаскадном динамическом сдвиговом регистре, содержащем ячейки, каждая из которых содержит два каскада МДП-транзисторов по два МДП-транзистора в каждом каскаде, две тактовые шины, шину питания и шину нулевого потенциала, причем в каждом каскаде затвор переключательного МДП-транзистора является входом каскада, в первом каскаде ячейки он является, одновременно, и первым входом ячейки, а в первой ячейке двухкаскадного динамического сдвигового регистра является еще и первым информационным входом двухкаскадного динамического сдвигового регистра при считывании информации слева направо, исток переключательного МДП-транзистора подключен ко второй тактовой шине в первом каскаде и к первой тактовой шине во втором каскаде; сток переключательного МДП-транзистора в каждом каскаде подключен к истоку нагрузочного МДП-транзистора соответствующего каскада, это соединение через узловую емкость подключено к шине нулевого потенциала и является выходом каскада, а во втором каскаде ячейки, одновременно, является выходом ячейки, и в последней ячейке двухкаскадного динамического сдвигового регистра - еще и первым информационным выходом двухкаскадного динамического сдвигового регистра при считывании информации слева направо, затвор нагрузочного МДП-транзистора подключен к первой тактовой шине в первом каскаде и ко второй тактовой шине во втором каскаде, стоки нагрузочных МДП-транзисторов подключены к шине питания, в каждую ячейку введены дополнительный МДП-транзистор и третья тактовая шина, причем затвор дополнительного МДП-транзистора является вторым входом ячейки, а в последней ячейке двухкаскадного динамического сдвигового регистра, одновременно, и вторым информационным входом двухкаскадного динамического сдвигового регистра, его исток подключен к затвору нагрузочного МДП-транзистора второго каскада и к третьей тактовой шине, а его сток - к выходу первого каскада и затвору переключательного МДП-транзистора второго каскада, выход первой ячейки двухкаскадного динамического сдвигового регистра является, одновременно, вторым информационным выходом двухкаскадного динамического сдвигового регистра при считывании информации справа налево.

Предлагаемый двухкаскадный динамический сдвиговый регистр за счет введения в каждую его ячейку дополнительных МДП-транзистора, третьей тактовой шины и дополнительных связей обеспечивает возможность сдвига информации внутри двухкаскадного динамического сдвигового регистра в прямом и обратном направлении (слева направо и справа налево) и возможность минимизации размера ячейки,

Сущность изобретения поясняется нижеследующим описанием и прилагаемыми фигурами.

На фиг.1 приведена функциональная схема двухкаскадного динамического сдвигового регистра на МДП-транзисторах. На фиг.2 приведены временные диаграммы работы двухкаскадного динамического сдвигового регистра при выполнении операции сдвига информации слева направо и справа налево.

На фиг.1 приведена функциональная схема двухкаскадного динамического сдвигового регистра на МДП-транзисторах, где 1 - ячейка, 2 - нагрузочный МДП-транзистор первого каскада, 3 - переключательный МДП-тразистор первого каскада, 4 - нагрузочный МДП-транзистор второго каскада, 5 - переключательный МДП-транзистор второго каскада, 6 - дополнительный МДП-транзистор, 7, 8 - узловые емкости, 9 - первый вход ячейки, 10 - второй вход ячейки, 11 - выход ячейки, 12 - первый информационный вход двухкаскадного динамического сдвигового регистра, 13 - второй информационный вход двухкаскадного динамического сдвигового регистра, 14 - первый информационный выход двухкаскадного динамического сдвигового регистра, 15 - второй информационный выход двухкаскадного динамического сдвигового регистра, 16 - первая тактовая шина, 17 - вторая тактовая шина, 18 - третья тактовая шина, 19 - шина питания, 20 - шина нулевого потенциала.

Двухкаскадный динамический сдвиговый регистр на МДП-транзисторах организован следующим образом (фиг.1). В каждой ячейке 1 затвор переключательного МДП-транзистора 3 первого каскада является первым входом 9 ячейки; в первой ячейке двухкаскадного динамического сдвигового регистра он является, одновременно, и первым информационным входом двухкаскадного динамического сдвигового регистра 12 при выполнении операции сдвига информации слева направо. Исток переключательного МДП-транзистора 3 первого каскада объединен с затвором нагрузочного МДП-транзистора 4 второго каскада и с истоком дополнительного МДП-транзистора 6 и подключен ко второй тактовой шине 17 и третьей тактовой шине 18. Сток переключательного МДП-транзистора 3 первого каскада объединен с истоком нагрузочного МДП-транзистора 2 первого каскада, образуя выход первого каскада, который соединен через узловую емкость 7 с шиной нулевого потенциала 20, кроме того, он соединен с входом второго каскада, т.е. с затвором переключательного МДП-транзистора 5 второго каскада, а также со стоком дополнительного МДП-транзистора 6. Стоки нагрузочных МДП-транзисторов 2 первого каскада и 4 второго каскада подключены к шине питания 19. Затвор нагрузочного МДП-транзистора 2 первого каскада и исток переключательного МДП-транзистора 5 второго каскада подключены к первой тактовой шине 16. Сток переключательного МДП-транзистора 5 второго каскада объединен с истоком нагрузочного МДП-транзистора 4 второго каскада, образуя выход второго каскада, который через узловую емкость 8 соединен с шиной нулевого потенциала 20, и является выходом 11 ячейки. Выход 11 первой ячейки двухкаскадного динамического регистра сдвига, одновременно, является и вторым информационным выходом 15 двухкаскадного динамического регистра сдвига при считывании информации справа налево. Выход 11 последней ячейки двухкаскадного динамического регистра сдвига является, одновременно, и первым информационным выходом 14 двухкаскадного динамического регистра сдвига при считывании информации слева направо. Затвор дополнительного МДП-транзистора 6, который выполняет функцию переключательного МДП-транзистора, является вторым входом 10 ячейки, а в последней ячейке двухкаскадного динамического сдвигового регистра, одновременно, и вторым информационным входом 13 двухкаскадного динамического сдвигового регистра.

На фиг.2а приведена временная диаграмма работы двухкаскадного динамического сдвигового регистра на МДП-транзисторах при выполнении операции сдвига информации слева направо, где

21 - сигнал на первом информационном входе 12 двухкаскадного динамического сдвигового регистра,

22, 23 - сигналы на первой 16 и второй 17 тактовых шинах, соответственно,

24, 25, 26, 27 - сигналы на узловых емкостях 7 и 8 первой и второй ячейки, т.е. на выходе первого и второго каскада первой ячейки и выходе первого и второго каскада второй ячейки двухкаскадного динамического сдвигового регистра, соответственно.

На фиг.26 приведена временная диаграмма работы двухкаскадного динамического сдвигового регистра на МДП-транзисторах при выполнении операции сдвига информации справа налево, где

28 - сигнал на втором информационном входе 13 двухкаскадного динамического сдвигового регистра,

29, 30 - сигналы на первой 16 и третьей 18 тактовых шинах, соответственно;

31, 32, 33, 34 - сигналы на узловых емкостях 8 и 7 предпоследней и последней ячейки, т.е. на выходе второго и первого каскада предпоследней ячейки и выходе второго и первого каскада последней ячейки двухкаскадного динамического сдвигового регистра, соответственно.

Рассмотрим работу двухкаскадного динамического сдвигового регистра. Двухкаскадный динамический сдвиговый регистр на МДП-транзисторах (фиг.1) работает следующим образом при выполнении операции сдвига информации в виде логической единицы «1» или логического нуля «0» вправо (считывание информации слева направо, фиг.2а).

При подаче импульса сигнала 22 по первой тактовой шине 16, вторая тактовая шина 17 подключается к шине нулевого потенциала 20. Стоки нагрузочных МДП-транзисторов 2 первого каскада и 4 второго каскада подключены к шине питания 19. При этом первый каскад на МДП-транзисторах 2 и 3 первой ячейки двухкаскадного динамического регистра сдвига (фиг.1) является инвертором входного сигнала 21, который подается на первый информационный вход 12 двухкаскадного динамического сдвигового регистра и, одновременно, на первый вход 9 ячейки 1, т.е. на затвор переключательного МДП-транзистора 3 первого каскада первой ячейки. На узловой емкости 8 второго каскада в это время сохраняется записанная ранее информация, т.к. нагрузочный МДП-транзистор 4 второго каскада оказывается закрытым за счет низкого уровня напряжения на затворе, а переключательный МДП-транзистор 5 второго каскада - за счет высокого уровня на его истоке. Таким образом, если на первый информационный вход двухкаскадного динамического сдвигового регистра 12, т.е. на затвор переключательного МДП-транзистора 3 первой ячейки (вход первого каскада), поступает входной сигнал 22, уровень которого соответствует логической единице «1», то на узловой емкости 7 (выходе первого каскада) будет логический «0» (фиг.2а, 24).

По окончании действия импульса сигнала 22 на первой тактовой шине 16 импульс сигнала 23 на второй тактовой шине 17 открывает нагрузочный МДП-транзистор 4 второго каскада, а исток переключательного МДП-транзистора 5 второго каскада подключается к шине нулевого потенциала 20, т.к. первая тактовая шина 16 теперь подключается к шине нулевого потенциала 20. При этом второй каскад становится инвертором, а на узловой емкости 7 первого каскада сохраняется записанная ранее информация.

Таким образом, задержка (t) сигнала на выходе 11 второго каскада, т.е. на узловой емкости 8 первой ячейки, относительно входного сигнала 21 определяется периодом (Т) действия импульсов питания, поступающих по первой и второй тактовым шинам 16 и 17 (фиг.2а, 22, 25).

Так как двухкаскадный динамический сдвиговый регистр организован так, что выход ячейки является входом последующей ячейки, то сигнал на выходе 11 первой ячейки (фиг.2а, 25) окажется, одновременно, на первом входе 9 второй ячейки. С приходом импульса сигнала 22 по первой тактовой шине 16 первый каскад второй ячейки превратится в инвертор, т.к. вторая тактовая шина 17 в это время подключается к шине нулевого потенциала 20, и на выходе первого каскада второй ячейки формируется сигнал логического «0» (фиг.2а, 26). Затем после прихода по второй тактовой шине 17 импульса сигнала 23 второй каскад во второй ячейке двухкаскадного динамического сдвигового регистра превращается в инвертор и на его выходе (выходе 11 второй ячейки) появляется сигнал 27 (фиг.2а, 27), уровень которого соответствует логической единице «1». Полученный сигнал поступает на первый вход 9 третьей ячейки двухкаскадного динамического сдвигового регистра и т.д. Таким образом, сигнал 21 с информационного входа 12 двухкаскадного динамического сдвигового регистра достигает первого информационного выхода 14 двухкаскадного динамического сдвигового регистра.

Двухкаскадный динамический сдвиговый регистр на МДП-транзисторах (фиг.1) работает следующим образом при выполнении операции сдвига информации в виде логической единицы «1» или логического нуля «0» влево (считывание информации справа налево, фиг.26).

При подаче импульса сигнала 29 по первой тактовой шине 16, третья тактовая шина 18 подключается к шине нулевого потенциала 20. Стоки нагрузочных МДП-транзисторов 2 первого каскада и 4 второго каскада подключены к шине питания 19. При этом первый каскад МДП-транзисторов, который в этой схеме движения информации образован нагрузочным МДП-транзистором 2 первого каскада и дополнительным МДП-транзистором 6 последней ячейки 1 двухкаскадного динамического сдвигового регистра (фиг.1), становится инвертором входного сигнала 28, который подается на второй информационный вход 13 двухкаскадного динамического сдвигового регистра, а на узловой емкости 8 второго каскада, который образуется из нагрузочного МДП-транзистора 4 второго каскада и переключательного МДП-транзистора 5 второго каскада МДП-транзисторов последней ячейки двухкаскадного динамического сдвигового регистра, в это время сохраняется записанная ранее информация, т.к. нагрузочный МДП-транзистор 4 второго каскада оказывается закрытым за счет низкого уровня напряжения на затворе, а переключательный МДП-транзистор 5 второго каскада - за счет высокого уровня на его истоке. Таким образом, если на второй информационный вход двухкаскадного динамического сдвигового регистра 13 и, одновременно, на второй вход 10 последней ячейки 1 поступает сигнал 28, уровень которого соответствует логической единице «1», то на узловой емкости 7 (выходе первого каскада) последней ячейки двухкаскадного динамического сдвигового регистра будет логический «0» (фиг.2б, 34).

По окончании действия импульса сигнала 29 на первой тактовой шине 16 импульс сигнала 30 на третьей тактовой шине 18 открывает нагрузочный МДП-транзистор 4 второго каскада, а исток переключательного МДП-транзистора 5 второго каскада подключается к шине нулевого потенциала 20, т.к. первая тактовая шина 16 теперь подключается к шине нулевого потенциала 20. При этом второй каскад становится инвертором и на его выходе, выходе 11 последней ячейки, окажется сигнал 33 (фиг.2б, 33), уровень которого соответствует логической единице «1», а на узловой емкости 7 первого каскада сохранится записанная ранее информация.

Так как двухкаскадный динамический сдвиговый регистр организован так, что выход ячейки является входом последующей ячейки, то сигнал на выходе 11 последней ячейки (фиг.2б, 33) окажется, одновременно, на втором входе 10 предпоследней ячейки двухкаскадного динамического сдвигового регистра.

С приходом импульса сигнала 29 по первой тактовой шине 16 первый каскад предпоследней ячейки превратится в инвертор, т.к. третья тактовая шина 18 в это время подключается к шине нулевого потенциала 20, и на выходе первого каскада сформируется сигнал логического «0» (фиг.2б, 32). Затем после прихода по третьей тактовой шине 18 импульса сигнала 30 второй каскад в предпоследней ячейке двухкаскадного динамического сдвигового регистра превращается в инвертор и на его выходе (выходе 11 предпоследней ячейки) появляется сигнал 31 (фиг.2б, 31), уровень которого соответствует логической единице «1». Полученный сигнал поступает на вход 10 третьей от конца двухкаскадного динамического сдвигового регистра ячейки и т.д. Таким образом, сигнал 28 с информационного входа 13 двухкаскадного динамического сдвигового регистра достигает второго информационного выхода 15 сдвигового регистра.

Надежное функционирование двухкаскадного динамического сдвигового регистра может быть обеспечено в том случае, если спад импульса на шине 17(или 18) опережает во времени нарастание импульса на первой тактовой шине 16, а спад импульса на первой тактовой шине 16 опережает нарастание импульса на шине 17(или 18). Кроме того, уровень логического «0», до которого нарастает напряжение на узловой емкости при действии высокого потенциала на истоке переключающего МДП-транзистора, не должен превышать порогового напряжения используемых МДП-транзисторов.