Результат интеллектуальной деятельности: ЦИФРОВОЙ ДЕМОДУЛЯТОР СИГНАЛОВ С ЧАСТОТНОЙ МОДУЛЯЦИЕЙ

Изобретение относится к области радиотехники и может быть использовано в устройствах приема дискретной и аналоговой информации для цифровой демодуляции сигналов с частотной модуляцией или манипуляцией (ЧМ).

Известно классическое устройство демодуляции сигналов с ЧМ - балансный частотный детектор с взаимно расстроенными контурами (см. Радиоприемные устройства: учебник для ВУЗов под редакцией Н.Н. Фомина. - М.: Радио и связь, 2003 с.209). Устройство состоит из двух колебательных контуров с последующими амплитудными детекторами, напряжения которых вычитаются, образуя выходной демодулированный сигнал.

Его недостатком является отсутствие возможности высокоскоростной цифровой демодуляции ЧМ сигналов.

Наиболее близким по технической сущности и внутренней структуре к предлагаемому устройству является цифровой обнаружитель узкополосных сигналов (патент RU 2257671 C1, H04B 1/10, 27.07.2005, Бюл. №21, авторы Глушков А.Н., Литвиненко В.П., Проскуряков Ю.Д.), способный выполнять функции амплитудного демодулятора с фильтрацией сигнала.

Его недостатком является отсутствие возможности высокоскоростной демодуляции ЧМ сигналов.

Задачей предлагаемого технического решения является обеспечение высокоскоростной цифровой демодуляции ЧМ сигналов.

Поставленная задача решается тем, что в предлагаемом демодуляторе ЧМ сигналов используются два параллельно работающих известных цифровых обнаружителя узкополосных сигналов (ЦОУС1 и ЦОУС2), каждый из которых содержит аналого-цифровой преобразователь (АЦП), регистр сдвига многоразрядных кодов на четыре отсчета, первый и второй n-каскадные каналы квадратурной обработки (ККО) сигналов, каждый из которых содержит вычитатель и последовательно соединенные блоки обработки отсчетов (БОО), при этом количество (n) БОО определяется двоичным логарифмом числа обрабатываемых периодов сигнала, а каждый из этих блоков состоит из регистра сдвига многоразрядных кодов и сумматора, первый вход которого соединен с входом упомянутого регистра сдвига и является входом БОО, второй вход сумматора соединен с выходом регистра сдвига, выход сумматора является выходом БОО, а тактовый вход регистра сдвига является управляющим входом БОО, при этом выход АЦП соединен с входом многоразрядного регистра сдвига на четыре отсчета, четные выходы которого соединены с соответствующими входами вычитателя первого ККО, выход которого соединен с входом первого БОО первого ККО, а выход n-го блока обработки отсчетов первого ККО - с первым входом блока принятия решения, нечетные выходы многоразрядного регистра сдвига на четыре отсчета соединены с соответствующими входами вычитателя второго ККО, выход которого соединен с входом первого БОО второго ККО, а выход n-го блока обработки отсчетов второго ККО - с вторым входом блока принятия решения, выход которого является выходом ЦОУС, причем управляющие входы АЦП, регистра сдвига многоразрядных кодов на четыре отсчета и БОО соединены с соответствующими выходами генератора синхронизирующих импульсов. Входы аналого-цифровых преобразователей ЦОУС1 и ЦОУС2 соединены параллельно и образуют вход цифрового демодулятора ЧМ сигналов. Выход ЦОУС1 подключен к первому входу вычитающего устройства (ВУ), а выход ЦОУС2 - к его второму входу, а выход ВУ является выходом цифрового демодулятора ЧМ сигналов.

Генератор синхронизирующих импульсов в ЦОУС1 формирует частоту квантования f_KB1 АЦП, равную f_KB1=4(f_C-F), а в ЦОУС2 соответственно f_KB2=4(f_C+F), где f_C - несущая частота ЧМ сигнала, a F - смещение центральной частоты ЦОУС относительно f_C.

Предлагаемое техническое решение поясняется чертежами.

На фиг.1 представлена структурная схема предлагаемого устройства, на фиг.2 - частотные характеристики, а на фиг.3 - результаты моделирования работы демодулятора.

Каждый цифровой обнаружитель узкополосных сигналов содержит (см. фиг.1) АЦП 1, на вход 2 которого поступает исследуемый сигнал, а на управляющий вход 3-тактовые импульсы. Выход АЦП 1 соединен с входом регистра 4 сдвига многоразрядных кодов на четыре отсчета, четные выходы которого соединены с соответствующими входами вычитателя 5 первого ККО 6, а нечетные выходы - с соответствующими входами вычитателя 7 второго ККО 8. Каждый ККО, помимо вычитателя, содержит n каскадно соединенных БОО. Количество БОО зависит от числа N обрабатываемых периодов сигнала и определяется двоичным логарифмом N. Такое построение устройства обеспечивает минимальное количество БОО, при этом число обрабатываемых периодов сигнала равно N=Т. Первый ККО 6 содержит последовательно соединенные блоки 9-1, 9-2,…, 9-n обработки отсчетов, а второй ККО 8 - последовательно соединенные блоки 10-1, 10-2,…, 10-n обработки отсчетов. Каждый из БОО состоит из регистра сдвига многоразрядных кодов и сумматора. Блоки 9-1, 9-2,…, 9-n обработки отсчетов содержат регистры 11-1, 11-2,…, 11-n сдвига многоразрядных кодов и сумматоры 12-1, 12-2,…, 12-n соответственно, а блоки 10-1, 10-2,…, 10-n обработки отсчетов - соответственно регистры 13-1, 13-2,…, 13-n сдвига многоразрядных кодов и сумматоры 14-1, 14-2,…, 14-n. В каждом блоке 9(10) обработки отсчетов первый вход сумматора 12(14) соединен с входом регистра 11(13) сдвига и является входом блока 9(10) обработки отсчетов. Второй вход сумматора 12(14) соединен с выходом регистра 11(13) сдвига. Выход сумматора 12(14) является выходом блока 9(10) обработки отсчетов, а тактовый вход регистра 11(13) сдвига является управляющим входом блока 9(10) обработки отсчетов. Выход вычитателя 5 соединен с входом блока 9-1 обработки отсчетов ККО 6, а выход блока 9-n обработки отсчетов ККО 6 - с первым входом блока 15 принятия решения. Выход вычитателя 7 соединен с входом блока 10-1 обработки отсчетов второго ККО 8, а выход блока 10-п обработки отсчетов ККО 8 - с вторым входом блока 15 принятия решения, выход которого является выходом 16 цифрового обнаружителя. Управляющие входы АЦП 1, регистра 4 сдвига многоразрядных кодов на четыре отсчета и блоков 9(10) обработки отсчетов соединены с соответствующими выходами генератора 17 синхронизирующих импульсов.

Блоки 1-17 образуют первый ЦОУС1 18, и такие же блоки образуют второй ЦОУС2 19. Оба цифровых обнаружителя узкополосных сигналов работают параллельно, но с разными частотами квантования f_KB1 и f_KB2, формируемыми генераторами 17.

Входы 2 ЦОУС1 и ЦОУС2 соединены вместе, образуя вход 20 демодулятора ЧМ сигналов. Выход 16 ЦОУС1 подключен к неинвертирующему входу вычитающего устройства 21, а к его инвертирующему входу подключен выход 16 ЦОУС2. Выход вычитающего устройства 21 является выходом 22 демодулятора ЧМ сигналов.

Устройство работает следующим образом.

На вход демодулятора поступает ЧМ сигнал в виде

s_ЧМ(t)=S_msin[2πf₀t+a(t)+φ₀)],

где а(t) - модулирующий процесс, связанный интегральным преобразованием с передаваемым сигналом. Мгновенная частота ЧМ сигнала определяется выражением

и изменяется в пределах от -F_Д до F_Д, где F_Д - девиация частоты. Этот сигнал поступает на вход демодулятора 20 и параллельно подается на входы 2 АЦП ЦОУС1 18 и ЦОУС2 19.

На АЦП ЦОУС1 поступают тактовые импульсы квантования с частотой f_KB1=4(f_C-F), а на АЦП ЦОУС2 соответственно f_KB2=4(f_C+F), f_C - несущая частота ЧМ сигнала.

Нормированная частотная характеристика ЦОУС H(f) (зависимость выходных отсчетов, деленных на 2N, от частоты входного гармонического сигнала) имеет вид

f₀ - центральная частота обнаружителя, N=2ⁿ - число обрабатываемых периодов входного сигнала на частоте f₀. Частота квантования АЦП равна f_КВ=4f₀.

В демодуляторе ЧМ сигналов частотные характеристики ЦОУС1 K₁(f) (при f₀=f_C-F) и ЦОУС2 K₂(f) (при f₀=f_C+F) при

f_C=10 МГц, N=1024 и F≈5 кГц показаны на фиг.2а сплошной линией (K₁(f)) и пунктиром (K₂(f)). Общая частотная характеристика демодулятора ЧМ сигналов имеет вид

и показана на фиг.2б. На фиг.2в представлена частотная характеристика демодулятора (сплошная линия) и частотная характеристика частотного детектора на расстроенных колебательных контурах (пунктир). Как видно, предлагаемое устройство имеет приемлемые характеристики, достаточно линейные в рабочей полосе частот и обеспечивающие лучшее подавление внеполосных сигналов по сравнению с детектором на колебательных контурах.

В предлагаемом демодуляторе за один период сигнала необходимо выполнить всего 4(log₂N+3) операций сложения/вычитания многоразрядных кодов и запоминать SN полученных значений. Обеспечивается минимум арифметических операций на период сигнала для решения поставленной задачи и, следовательно, высокая скорость обработки ЧМ сигнала. Технически устройство может быть реализовано либо как специализированная интегральная схема, либо как микропроцессорное устройство. Регистры сдвига многоразрядных кодов могут быть выполнены на базе однобитовых регистров сдвига либо оперативных запоминающих устройств.

На фиг.3 показаны результаты моделирования работы демодулятора при обработке ЧМ сигналов с гармоническим модулирующим сигналом (частота модуляции 500 Гц, индекс ЧМ равен 5, девиация частоты 2,5 кГц) при f_c=10 МГц, N=1024 и согласно(2) F5≈5 кГц.

Таким образом, цифровой демодулятор частотно-модулированных (ЧМ) сигналов содержит аналого-цифровой преобразователь (АЦП), регистр сдвига многоразрядных кодов на четыре отсчета, первый и второй n-каскадные каналы квадратурной обработки (ККО) сигналов и блок принятия решения, которые вместе образуют цифровой обнаружитель узкополосных сигналов (ЦОУС), помимо этого он дополнительно содержит второй ЦОУС, входы первого и второго ЦОУС соединены вместе, образуя вход демодулятора ЧМ сигналов, выход первого ЦОУС подключен к неинвертирующему входу вычитающего устройства, а к его инвертирующему входу подключен выход второго ЦОУС, выход вычитающего устройства является выходом демодулятора ЧМ сигналов.

Литература

1. Радиоприемное устройство: учебник для ВУЗов под редакцией Н.Н.Фомина. - М.: Радио и связь, 2003.

2. Патент RU 2257671 C1, H04B 1/10, 27.07.2005. «Цифровой обнаружитель узкополосных сигналов», Бюл. №21, авторы Глушков А.Н., Литвиненко В.П., Проскуряков Ю.Д.