МУТИЛЬДИФФЕРЕНЦИАЛЬНЫЙ ОПЕРАЦИОННЫЙ УСИЛИТЕЛЬ

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления широкополосных сигналов, в структуре аналоговых интерфейсов, аналого-цифровых преобразователях, RC-фильтрах, инструментальных усилителях и т.п.

Известны схемы так называемых мультидифференциальных операционных усилителей (МОУ), имеющих несколько входов и общую выходную подсхему - буферный каскад [1-8]. В связи с малым энергопореблением МОУ стали основой многих микроэлектронных устройств нового поколения [1-8].

Ближайшим прототипом заявляемого устройства (фиг.1) является мультидифференциальный операционный усилитель, описанный в патенте US №4835488, fig.3. Он содержит первый 1 входной дифференциальный преобразователь «напряжение-ток», первый 2 и второй 3 противофазные токовые выходы которого соединены с соответствующими первым 4 и вторым 5 противофазными токовыми выходами второго 6 входного дифференциального преобразователя «напряжение-ток», первый 7 двухполюсник нагрузки, включенный между первой 8 шиной источника питания и первым 2 токовым выходом первого 1 входного дифференциального преобразователя «напряжение-ток», соединенным с первым 9 выходом устройства, второй 10 двухполюсник нагрузки, второй 11 выход устройства, причем первый 1 входной дифференциальный преобразователь «напряжение-ток» включает первый 12 и второй 13 входные транзисторы, базы которых соединены с первой группой 14, 15 соответствующих противофазных входов 14, 15 устройства, эмиттер первого 12 входного транзистора связан со второй 16 шиной источника питания через первый 17 источник опорного тока, эмиттер второго 13 входного транзистора связан со второй 16 шиной источника питания через второй 18 источник опорного тока, между эмиттерами первого 12 и второго 13 входных транзисторов включен первый 19 масштабирующий резистор, причем второй 6 входной дифференциальный преобразователь «напряжение-ток» включает второй 10 двухполюсник нагрузки, включенный между первой 8 шиной источника питания и вторым 3 токовым выходом первого 1 входного дифференциального преобразователя «напряжение-ток», соединенным со вторым 5 токовым выходом второго 6 входного дифференциального преобразователя «напряжение-ток» и вторым 11 выходом устройства, причем второй 6 входной дифференциальный преобразователь «напряжение-ток» включает третий 20 и четвертый 21 входные транзисторы, базы которых соединены со второй группой (22, 23) противофазных входов 22, 23 устройства, эмиттер третьего 20 входного транзистора связан со второй 16 шиной источника питания через третий 24 источник опорного тока, эмиттер четвертого 21 входного транзистора связан со второй 16 шиной источника питания через четвертый 25 источник опорного тока, между эмиттерами третьего 20 и четвертого 21 входных транзисторов включен второй 26 масштабирующий резистор.

Существенный недостаток известного ДУ фиг.1 состоит в том, что он имеет сравнительно невысокое ослабление входных синфазных сигналов, что отрицательно сказывается на точностных параметрах аналоговых интерфейсов на его основе.

Основная задача предлагаемого изобретения состоит в повышении коэффициента ослабления входных синфазных сигналов МОУ, а также расширении диапазона рабочих частот, снижении температурного дрейфа ЭДС смещения нуля, увеличении входных граничных напряжений.

Поставленная задача достигается тем, что в мультидифференциальном операционном усилителе фиг.1, содержащем первый 1 входной дифференциальный преобразователь «напряжение-ток», первый 2 и второй 3 противофазные токовые выходы которого соединены с соответствующими первым 4 и вторым 5 противофазными токовыми выходами второго 6 входного дифференциального преобразователя «напряжение-ток», первый 7 двухполюсник нагрузки, включенный между первой 8 шиной источника питания и первым 2 токовым выходом первого 1 входного дифференциального преобразователя «напряжение-ток», соединенным с первым 9 выходом устройства, второй 10 двухполюсник нагрузки, второй 11 выход устройства, причем первый 1 входной дифференциальный преобразователь «напряжение-ток» включает первый 12 и второй 13 входные транзисторы, базы которых соединены с первой группой 14, 15 соответствующих противофазных входов 14, 15 устройства, эмиттер первого 12 входного транзистора связан со второй 16 шиной источника питания через первый 17 источник опорного тока, эмиттер второго 13 входного транзистора связан со второй 16 шиной источника питания через второй 18 источник опорного тока, между эмиттерами первого 12 и второго 13 входных транзисторов включен первый 19 масштабирующий резистор, причем второй 6 входной дифференциальный преобразователь «напряжение-ток» включает второй 10 двухполюсник нагрузки, включенный между первой 8 шиной источника питания и вторым 3 токовым выходом первого 1 входного дифференциального преобразователя «напряжение-ток», соединенным со вторым 5 токовым выходом второго 6 входного дифференциального преобразователя «напряжение-ток» и вторым 11 выходом устройства, причем второй 6 входной дифференциальный преобразователь «напряжение-ток» включает третий 20 и четвертый 21 входные транзисторы, базы которых соединены со второй группой (22, 23) противофазных входов 22, 23 устройства, эмиттер третьего 20 входного транзистора связан со второй 16 шиной источника питания через третий 24 источник опорного тока, эмиттер четвертого 21 входного транзистора связан со второй 16 шиной источника питания через четвертый 25 источник опорного тока, между эмиттерами третьего 20 и четвертого 21 входных транзисторов включен второй 26 масштабирующий резистор, предусмотрены новые элементы и связи первый 17 и второй 18 источники опорного тока выполнены в виде управляемых источников опорного тока с соответствующими управляющими входами 27 и 28, которые подключены к выходу каскада 29 выделения выходного синфазного напряжения первого 1 входного дифференциального преобразователя «напряжение-ток», причем входы каскада 29 выделения выходного синфазного напряжения первого 1 входного дифференциального преобразователя «напряжение-ток» соединены с соответствующими первым 2 и вторым 3 противофазными токовыми выходами первого 1 входного дифференциального преобразователя «напряжение-ток».

Схема усилителя-прототипа представлена на фиг.1. На фиг.2 показан заявляемый МОУ в соответствии с пп.1-4 формулы изобретения.

На фиг.3 представлена принципиальная схема заявляемого устройства на КМОП транзисторах.

Схема исследованного авторами МОУ (фиг.2) в среде компьютерного моделирования Cadance Virtuoso на моделях SiGe транзисторов представлена на фиг.4.

На фиг.5 приведена частотная зависимость коэффициента передачи синфазного напряжения МОУ фиг.4 при единичном дифференциальном коэффициенте усиления.

На фиг.6 показаны графики для определения граничных напряжений входного синфазного сигнала МОУ фиг.4, в пределах которых обеспечивается высокий уровень ослабления входных синфазных напряжений.

На фиг.7 представлена амплитудно-частотная характеристика МОУ (фиг.4), а на фиг.8 - его фазо-частотная характеристика.

На фиг.9 приведена амплитудно-частотная характеристика МОУ фиг.4 в режиме неинвертирующего повторителя напряжения.

На фиг.10 показаны графики для определения максимальной скорости нарастания выходного напряжения МОУ фиг.4, а на фиг.11 - его амплитудная характеристика.

На фиг.12 приведена температурная зависимость ЭДС смещения МОУ (фиг.4).

Мультидифференциальный операционный усилитель фиг.2 содержит первый 1 входной дифференциальный преобразователь «напряжение-ток», первый 2 и второй 3 противофазные токовые выходы которого соединены с соответствующими первым 4 и вторым 5 противофазными токовыми выходами второго 6 входного дифференциального преобразователя «напряжение-ток», первый 7 двухполюсник нагрузки, включенный между первой 8 шиной источника питания и первым 2 токовым выходом первого 1 входного дифференциального преобразователя «напряжение-ток», соединенным с первым 9 выходом устройства, второй 10 двухполюсник нагрузки, второй 11 выход устройства, причем первый 1 входной дифференциальный преобразователь «напряжение-ток» включает первый 12 и второй 13 входные транзисторы, базы которых соединены с первой группой 14, 15 соответствующих противофазных входов 14, 15 устройства, эмиттер первого 12 входного транзистора связан со второй 16 шиной источника питания через первый 17 источник опорного тока, эмиттер второго 13 входного транзистора связан со второй 16 шиной источника питания через второй 18 источник опорного тока, между эмиттерами первого 12 и второго 13 входных транзисторов включен первый 19 масштабирующий резистор, причем второй 6 входной дифференциальный преобразователь «напряжение-ток» включает второй 10 двухполюсник нагрузки, включенный между первой 8 шиной источника питания и вторым 3 токовым выходом первого 1 входного дифференциального преобразователя «напряжение-ток», соединенным со вторым 5 токовым выходом второго 6 входного дифференциального преобразователя «напряжение-ток» и вторым 11 выходом устройства, причем второй 6 входной дифференциальный преобразователь «напряжение-ток» включает третий 20 и четвертый 21 входные транзисторы, базы которых соединены со второй группой (22, 23) противофазных входов 22, 23 устройства, эмиттер третьего 20 входного транзистора связан со второй 16 шиной источника питания через третий 24 источник опорного тока, эмиттер четвертого 21 входного транзистора связан со второй 16 шиной источника питания через четвертый 25 источник опорного тока, между эмиттерами третьего 20 и четвертого 21 входных транзисторов включен второй 26 масштабирующий резистор. Для достижения поставленной цели первый 17 и второй 18 источники опорного тока выполнены в виде управляемых источников опорного тока с соответствующими управляющими входами 27 и 28, которые подключены к выходу каскада 29 выделения выходного синфазного напряжения первого 1 входного дифференциального преобразователя «напряжение-ток», причем входы каскада 29 выделения выходного синфазного напряжения первого 1 входного дифференциального преобразователя «напряжение-ток» соединены с соответствующими первым 2 и вторым 3 противофазными токовыми выходами первого 1 входного дифференциального преобразователя «напряжение-ток».

На фиг.2 в соответствии с п.2 формулы изобретения третий 24 и четвертый 25 источники опорного тока второго 6 входного дифференциального преобразователя «напряжение-ток» выполнены в виде управляемых источников опорного тока с соответствующими управляющими входами 30 и 31, которые подключены к выходу каскада 29 выделения выходного синфазного напряжения первого 1 входного дифференциального преобразователя «напряжение-ток».

Кроме того, на фиг.2 в соответствии с п.3 формулы изобретения в качестве первого 12, второго 13, третьего 20 и четвертого 21 входных транзисторов используются составные транзисторы в виде полевых транзисторов, истоки которых соответствуют эмиттерам, стоки - коллекторам, а затворы - базам биполярных транзисторов.

На фиг.2 в соответствии с п.4 формулы изобретения выходы 11 и 9 устройства также связаны со входами дополнительного дифференциального буферного каскада 32.

Рассмотрим работу мультидифференциального операционного усилителя (МОУ) фиг.2.

Входные сигналы, содержащие синфазную и дифференциальную составляющие, подаются на базу первого 12 входного транзистора и базу второго 13 входного транзистора. При этом возникают приращения токов i₁₂, i₁₃, причем за счет использования первого 19 масштабирующего резистора, подключенного между выходами первого 17 и второго 18 источников опорного тока, происходит частичное вычитание синфазных и суммирование дифференциальных составляющих приращений токов i₁₂, i₁₃, вследствие чего на первом 7 и втором 10 двухполюсниках нагрузки возникают падения напряжений суммированных дифференциальных и оставшихся после частичного вычитания синфазных составляющих приращений токов i₁₂, i_13.

Наличие каскада 29 выделения выходного синфазного напряжения первого 1 входного дифференциального преобразователя «напряжение-ток» позволяет создать два контура отрицательной обратной связи:

1. Первый контур. «Первый 2 выход первого 1 входного дифференциального преобразователя «напряжение-ток» - выход каскада 29 выделения выходного синфазного напряжения первого 1 входного дифференциального преобразователя «напряжение-ток» - управляющий вход 27 первого 17 опорного источника тока - выход первого 17 опорного источника тока - эмиттер первого 12 входного транзистора - коллектор первого 12 входного транзистора»;

2. Второй контур. «Второй 3 выход первого 1 входного дифференциального преобразователя «напряжение-ток» - выход каскада 29 выделения выходного синфазного напряжения первого 1 входного дифференциального преобразователя «напряжение-ток» - управляющий вход 28 второго 18 опорного источника тока - выход второго 18 опорного источника тока - эмиттер второго 13 входного транзистора - коллектор второго 13 входного транзистора».

Эти контуры отрицательной обратной связи обеспечивают дополнительное подавление синфазных составляющих вследствие их суммирования на каскаде 29 выделения выходного синфазного напряжения первого 1 входного дифференциального преобразователя «напряжение-ток».

При этом указанные контуры не влияют на дифференциальные (противофазные) составляющие падений напряжений на первом 7 и втором 10 двухполюсниках нагрузок вследствие нулевого результата при их суммировании каскадом 29 выделения выходного синфазного напряжения первого 1 входного дифференциального преобразователя «напряжение-ток».

Аналогично описанному принципу функционирования первого 1 входного дифференциального преобразователя «напряжение-ток» с первым 7 и вторым 10 двухполюсниками нагрузок и каскадом 29 выделения выходного синфазного напряжения первого 1 входного дифференциального преобразователя «напряжение-ток» функционирует второй 6 входной дифференциальный преобразователь «напряжение-ток».

После этого происходит дополнительное усиление дифференциальных и ослабление синфазных составляющих напряжений на первом 7 и втором 10 двухполюсниках нагрузок с помощью дополнительного дифференциального буферного каскада 32, выход которого является выходом МОУ.

Анализ схемы позволяет определить коэффициенты передачи по каждому из каналов МОУ

Здесь S_эi(jω) - эквивалентная крутизна i-го транзистора

где S_i - крутизна i-го транзистора, R_j - сопротивление j-гo масштабирующего резистора схемы, К - дифференциальный коэффициент усиления дополнительного дифференциального буферного каскада 32.

При этом коэффициенты ослабления входного синфазного напряжения первого 1 и второго 6 входных дифференциальных преобразователей «напряжение-ток» соответственно определяются выражениями

где R_ij - выходное дифференциальное сопротивление j-гo транзистора или опорного источника тока (17, 18, 24, 25), K_c - коэффициент усиления по напряжению каскада 29 выделения выходного синфазного напряжения первого 1 входного дифференциального преобразователя «напряжение-ток».

Если R_i17(S₁₇+S₂₄)K_C>>1, R_i18(S₁₈+S₂₅)K_c>>1 и R_i24(S₂₄+S₁₇)K_C>>1, R_i25(S₂₅+S₁₈)K_C>>1,то можно найти, что:

Таким образом, в МОУ фиг.2 коэффициенты K_ОССН1, K_ОССН2

минимизируются глубиною вводимой в схему обратной связи (K_C) без изменения дифференциальных коэффициентов передачи каналов (1) и (2). Особенностью настоящей схемы является жесткая корреляция коэффициентов усиления отдельных каналов преобразования входного дифференциального сигнала

Поэтому использование этого МОУ в устройствах с обратной связью

обеспечивает через R₁₉ и R₂₆ необходимую корреляцию и согласование локальных передаточных функций сложных электрических схем.

Как видно из (1), (2) увеличение Z_H7, Z_H10 и симметричность каналов позволяет уменьшить влияние разности граничных напряжений активных элементов схемы. В частности, дрейф нуля усилителя в разомкнутом состоянии МОУ определяется выражением

где U_др1 - дрейф нуля входного двухканального дифференциального каскада МОУ, K - дифференциальный коэффициент усиления дополнительного дифференциального буферного каскада 32.

Кроме этого граничные напряжения входных цепей МОУ, в пределах которых обеспечивается их линейный диапазон работы, увеличиваются за счет применения указанных масштабирующих резисторов (R₁₉, R₂₆). Это и приводит к увеличению скорости нарастания выходного напряжения МОУ, а также стабилизирует режимы работы входных транзисторов 12, 13, 20 и 21. Действительно, граничные напряжения первого 1 и второго 6 входных дифференциальных преобразователей «напряжение-ток» соответственно определяются следующими выражениями

где I₀=I₁₇=I₁₈=I₂₄=I₂₅ - статические токи источников опорного тока 17, 18, 24, 25.

- граничное входное напряжение i-го транзистора .

Увеличение граничных напряжений (13) и (14) за счет резисторов R₁₉ и R₂₆ уменьшает влияние погрешности изготовления входных преобразователей транзисторов 12, 13; 20, 21 на токи эквивалентных нагрузок и, следовательно, дрейф нуля. Как видно из формул

где ΔU^∗ - технологическая разность граничных напряжений входных преобразователей, это приводит к повышению стабильности режимов работы активных элементов входных цепей МОУ.

Результаты компьютерного моделирования МОУ, представленные на графиках фиг.5-12? подтверждают, что заявляемое устройство имеет более высокие значения коэффициента ослабления входных синфазных сигналов и характеризуется улучшенными значениями других параметров.

Предлагаемый МОУ может использоваться в структуре широкополосных интерфейсов, датчиковых и измерительных систем.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент US 4835488, fig.3.

2. Патентная заявка US 2008/0064359, fig.4.

3. Патент US 7205799, fig.4.

4. Патентная заявка WO 2007/022705.

5. Патент US 7271647.

6. Патент ФРГ 2146418.

7. Патентная заявка US 2003/0084377.

8. Патент US 5045804, fig.2.