Результат интеллектуальной деятельности: УСТРОЙСТВО ФОРМИРОВАНИЯ СЛОЖНЫХ СИГНАЛОВ

Предлагаемое устройство относится к формирователям сложных радиолокационных сигналов, предназначено для использования в составе импульсных РЛС и представляет собой усовершенствованное устройство по авт. свид. №1841042 (1) с приоритетом от 20 декабря 1988 г. Данное устройство (прототип) по авт. свид. СССР №1841042 позволяет формировать пачки линейно-частотно-модулированных (ЛЧМ) сигналов с произвольным числом импульсов в пачке. Однако в настоящее время в радиолокации находят применение составные сложные сигналы (2, 3), имеющие достаточно большие базы (до 10⁴ и более). В частности, хорошими авто- и взаимокорреляционными свойствами обладают составные сложные сигналы, у которых в качестве модулирующей последовательности (МП) использованы четвертичные последовательности Вэлти (4). Такие авто- и взаимокорреляционные свойства этих последовательностей способствуют низкому уровню взаимных помех при работе различных РЛС в одном частотном диапазоне, и, кроме того, малой величине боковых лепестков при оптимальной обработке таких сигналов.

В качестве несущих последовательностей (НП) могут использоваться любые сложные сигналы, позволяющие построить алфавит Вэлти (4), т.е. для используемого в качестве НП сложного сигнала должен иметься соответствующий ему противоположный сигнал, ортогональный (квазиортогональный) сигнал и противоположный ортогональному (квазиортогональному). Таким условиям удовлетворяет ЛЧМ сигнал, так как в качестве квазиортогонального ему сигнала можно использовать сигнал с противоположным наклоном частотной модуляции, в качестве противоположного сигнала - сигнал, сдвинутый по фазе на 180°, в качестве квазиортогонального ему - сигнал, сдвинутый по фазе на 180° с противоположным наклоном.

Примем в качестве основы несущей последовательности ЛЧМ сигнал вида Ucos(ω_ot+βt²). Тогда сигнал с противоположным наклоном запишем как Ucos(ω_ot-βt²).

Устройство-прототип не обеспечивает возможность формирования ЛЧМ сигналов с изменением наклона и начальной фазы внутри пачки, что является его недостатком.

Целью настоящего изобретения является расширение функциональных возможностей известного устройства-прототипа, выражающееся в обеспечении формирования пачек ЛЧМ сигналов с возможностью изменения знака наклона частотной модуляции и с возможностью манипулирования начальной фазой каждого ЛЧМ импульса пачки на 180°.

Поставленная цель достигается тем, что в известное устройство по авт. свид. №1841042 (1) между выходами второго блока памяти и входами цифрового фазового модулятора (ЦФМ) дополнительно введены первый и второй умножители на -1, первый и второй коммутаторы и запоминающее устройство (ЗУ), причем первый вход первого коммутатора и вход первого умножителя на -1 соединены с выходом кода синусной составляющей формируемого сигнала, выход первого умножителя на -1 соединен со вторым входом первого коммутатора, выход кода косинусной составляющей формируемого сигнала подключен к первому входу второго коммутатора и ко входу второго умножителя на -1, выход второго умножителя на -1 подключен ко второму входу второго коммутатора, выход первого коммутатора подключен ко входу кода синусных составляющих формируемого сигнала, выход второго коммутатора подключен ко входу кода косинусных составляющих формируемого сигнала, младший разряд выхода ЗУ подсоединен к управляющему входу второго коммутатора, старший разряд выхода ЗУ подключен к управляющему входу первого коммутатора, младшие разряды кода адреса ЗУ подключены к выходу второго счетчика, на старшие разряды адреса ЗУ подается номер кода формируемого сигнала.

Введение первого и второго умножителей на -1 дает возможность получить на входах первого и второго коммутаторов коды синусных и косинусных составляющих формируемого сигнала и обратного к ним кода, введение первого и второго коммутаторов позволяет получить на входах ЦФМ коды синусных и косинусных составляющих формируемого сигнала, и обратные к ним коды. Наличие таких кодов на входах ЦФМ позволяет формировать ЛЧМ сигнал, ЛЧМ сигнал с противоположным наклоном (являющийся квазиортогональным предыдущему сигналу) и противоположные им сигналы.

Введение ЗУ дает возможность формировать пачку ЛЧМ сигналов с определенным кодом, задаваемым парциальными импульсами в пачке и также возможность изменять этот код в зависимости от режима работы путем изменения номера кода.

Таким образом, введение в известное устройство первого и второго умножителя на -1, первого и второго коммутаторов, ЗУ и их связей позволяет формировать пачки ЛЧМ сигналов с изменяющимися наклоном и начальной фазой импульсов внутри пачки.

Уровень боковых лепестков (УБЛ) при оптимальной обработке такого сложного сигнала будет определяться величиной боковых выбросов автокорреляционной функции (АКФ). Боковые выбросы АКФ будут наблюдаться лишь вблизи основного лепестка и отстоять от него не более, чем на длительность одиночного ЛЧМ сигнала, а их максимальные относительные значения (5):

,

где N_МП - число ЛЧМ сигналов в пачке,

B - база одиночного ЛЧМ сигнала, причем - максимальное относительное значение взаимной корреляционной функции (ВКФ) ЛЧМ сигналов.

Уровень взаимных помех при работе РЛС будет определяться максимальным относительным значением ВКФ составных сигналов, которое может быть определено по (5), как:

Следовательно, использование таких сигналов в РЛС позволяет уменьшить уровень взаимных помех при работе РЛС, улучшить возможность обнаружения малоразмерных целей на фоне целей с большой отражающей способностью.

Устройств, имеющих признаки, сходные с отличительными признаками предлагаемого устройства, в патентной и научно-технической литературе авторами не обнаружено.

Использование предлагаемого устройства в составе РЛС позволяет расширить ее функциональные возможности, повысить скрытность работы (за счет применения пачек сигналов, кодированных по алфавиту Вэлти), улучшить возможности адаптации к помеховой обстановке, характеристики обнаружения РЛС.

На фиг. 1 приведена функциональная схема предлагаемого устройства.

Устройство содержит последовательно соединенные формирователь кода фазы (ФКФ) 1, первый блок памяти 4, второй блок памяти 9, на вход ФКФ 1 подан код ЛЧМ сигнала µ, элемент 2-2И-2ИЛИ 2, реверсивный счетчик 5, элемент ИЛИ-НЕ 7, первый элемент сравнения 10, первый триггер 8, второй триггер 3, третий триггер 11, четвертый триггер 6, пятый триггер 18, первый счетчик 16, второй счетчик 17, ЦФМ 25, гетеродин 28, блок деления частоты (БДЧ) 29, элемент 2 ИЛИ 30, делитель частоты 23, формирователь коротких импульсов (ФКИ) 22, выход которого подключен к S-входам пятого 18 и четвертого 6 триггеров и к R-входу реверсивного счетчика 5, первый выход БДЧ 29 подсоединен к С-входу пятого триггера 18, к С-входу ФКФ 1 и к третьему входу элемента 2-2И-2ИЛИ 2, на D-входы второго 3 и четвертого 6 триггеров подано напряжение логического нуля, выход гетеродина 28 соединен со входами БДЧ 29, делителя частоты 23 и с модуляционным входом ЦФМ 25, выход ЦФМ 25 является выходом устройства, выход пятого триггера 18 подключен ко входу V1, второго блока памяти и к V-входу ФКФ 1, выход первого триггера 8 подключен к V-входу реверсивного счетчика 5, выход которого подсоединен ко входу элемента ИЛИ-НЕ 7, к первому входу первого элемента сравнения 10 и к адресному входу второго блока памяти 9, выход элемента 2-2И-2ИЛИ 2 подключен к С-входу реверсивного счетчика 5, на второй вход первого элемента сравнения подан код длительности импульса в пачке τ, выход первого элемента сравнения 10 подключен к С-входам второго 3 и четвертого 6 триггеров, выход элемента ИЛИ-НЕ 7 подключен к S-входу первого триггера 8, выход четвертого триггера 6 подключен к четвертому входу элемента 2-2И-2ИЛИ 2, и к D-входу пятого триггера 18, второй элемент сравнения 20, третий элемент сравнения 21, шестой триггер 27, седьмой триггер 26, элемент 2И 24, ЗУ 19, первый 12 и второй 13 умножители на -1, первый 14, второй 15 коммутаторы, выход делителя частоты 23 подключен к С-входам шестого 27, седьмого 26, третьего 11 триггеров, к С-входу второго счетчика 17 и к первому входу элемента 2-2И-2ИЛИ 2, второй выход БДЧ 29 подключен к первому входу элемента 2ИЛИ 30, к R-входам четвертого, 6, пятого 18 и седьмого 26 триггеров, к R-входу первого счетчика 16, выход элемента 2ИЛИ 30 подключен к S-входам второго 3 и третьего 11 триггеров, к R-входу первого триггера 8 и к R-входу второго счетчика 17, выход третьего триггера подсоединен ко входу V2 второго блока памяти 9, выход второго триггера 3 подсоединен к D-входу третьего триггера 11, ко входу EV второго счетчика 17 и ко второму входу элемента 2-2И-2ИЛИ 2, инверсный выход второго триггера 3 подключен к С-входу первого счетчика 16 и ко второму входу элемента 2И 24, выход первого счетчика 16 подключен к первому входу второго элемента сравнения 20 и на вход А1 младших разрядов адреса ЗУ 19, на второй вход второго элемента сравнения 20 подан код количества импульсов в пачке N, выход второго элемента сравнения 20 подключен к D-входу седьмого триггера 26, выход которого подключен ко входу ФКИ 22 и к R-входу шестого триггера 27, выход которого подсоединен ко второму входу элемента 2ИЛИ 30, выход второго счетчика 17 подключен к первому входу третьего элемента сравнения 21, на второй вход которого подан код длительности паузы α, выход третьего элемента сравнения подключен ко второму входу элемента 2И 24, выход которого подсоединен к D-входу шестого триггера 27, выход кода синусной составляющей формируемого сигнала второго блока памяти 9 подключен к первому входу первого коммутатора 14 и ко входу первого умножителя на -1 12, выход которого подключен ко второму входу первого коммутатора 14, выход кода косинусной составляющей формируемого сигнала подключен к первому входу второго коммутатора 15 и ко входу второго умножителя на -1 13, выход которого подключен ко второму входу второго коммутатора 15, выход первого коммутатора 14 подключен ко входу кода синусной составляющей формируемого сигнала ЦФМ 25, выход второго коммутатора 15 подключен ко входу кода косинусной составляющей формируемого сигнала ЦФМ 25, на вход А2 старших разрядов адреса ЗУ 19 заведен номер кода формируемой пачки, младший разряд Q0 выхода ЗУ 19 подсоединен к управляющему входу второго коммутатора 15, старший разряд Q1 выхода ЗУ 19 подключен к управляющему входу первого коммутатора 14.

Рассмотрим отличительные особенности работы предлагаемого устройства сравнительно с устройством по (1).

На входах второго блока памяти 9 будут выборки сигналов, описываемые формулами (2) из (1):

где i=-τ, -τ+1, …, -1, 0, 1, …, τ-1, τ.

Из-за наличия перед вторыми входами первого 14 и второго 15 коммутаторов соответственно первого 12 и второго 13 умножителей на -1, на первом входе первого коммутатора 14 будут выборки сигнала:

на втором входе первого коммутатора 14 будут выборки сигнала:

на первом входе второго коммутатора 15 будут выборки сигнала:

на втором входе второго коммутатора 15 будут выборки сигнала:

Путем соответствующей коммутации с помощью сигналов ЗУ 19 на входах ЦФМ 25 можно получить любой из сигналов U_S11(i), U_S12(i), U_C21(i), U_C22(i).

ЦФМ преобразует выборки сигналов U_S11(i), U_S12(i), U_C21(i), U_C22(i) в аналоговые сигналы соответственно ([1]):

, где

Обозначим .

Далее в ЦФМ эти сигналы перемножаются с высокочастотными квадратурными колебаниями с гетеродина (1), так что выходной сигнал имеет вид ([1]):

U_вых(t)=±cosβt²cosω_ot±sinβt²sinω_ot

U_вых(t)=±cos(ω_ot±βt²)

Причем для определенности, что сигнал логического нуля поданный на управляющий вход коммутатора, подключает к его выходу первый вход, тогда как сигнал логической 1 подключает к выходу коммутатора второй его вход.

Тогда для сигнала вида Ucos(ω_ot+βt²) требуется код с ЗУ 01, для сигнала вида Ucos(ω_ot-βt²) требуется код с ЗУ 00, для сигнала вида -Ucos(ω_ot+βt²) код с ЗУ будет 10, и для сигнала -Ucos(ω_ot-βt²) код с ЗУ 11.

Таким образом, предлагаемое устройство позволяет формировать ЛЧМ сигнал U(t)=Ucos(ω_ot+βt²),

противоположный ему U(t)=-Ucos(ω_ot+βt²),

сигнал с противоположным наклоном U(t)=Ucos(ω_ot-βt²),

и противоположный ему U(t)=-Ucos(ω_ot-βt²).

Реализация всех блоков предлагаемого устройства является типовой. ЦФМ и ФКФ описаны в (1). Накопители, входящие в состав ФКФ, собраны на микросхемах 133 и 134 серий по известной схеме (см. (6), стр. 741), умножение на 2 в двоичном коде осуществляется сдвигом на 1 разряд влево, в качестве первого блока памяти использованы микросхема 505 РЕЗ со стандартной прошивкой, второй блок памяти выполнен на микросхемах 133 РУ5, остальные цифровые блоки - на микросхемах 133, 530, 533 серий. ФКИ выполнен по схеме, приведенной в (6), стр. 668. В качестве ЦАП и аналоговых перемножителей, входящих в состав ЦФМ, использованы соответственно микросхемы К1118ПА1 и 526ПС1. Умножители на -1 реализованы на умножителях 1802 ВРЗ.

Применение предлагаемого устройства в РЛС позволяет формировать составные сложные сигналы с хорошими авто- и взаимокорреляционными свойствами.

Так, УБЛ таких сигналов будет определяться величиной боковых выбросов АКФ, которые будут отстоять от основного ее лепестка не более, чем на длительность НП и иметь максимальное относительное значение (5):

Для пачек ЛЧМ сигналов без изменения наклона и начальной фазы уровень боковых выбросов АКФ по (7):

Т.о. выигрыш от применения сигналов, формируемых предлагаемым устройством , или 3 дБ.

Уровень взаимных помех при работе РЛС будет определяться максимальным относительным значением ВКФ, равным по (5):

Так, возьмем, например, сигнал с базой парциального ЛЧМ импульса 32 и с числом импульсов в последовательности 16. Так как оптимальный приемник для некодированной последовательности принимает помеховые ЛЧМ импульсы в своем частотном диапазоне напрямую, без ослабления, то выигрыш от применения кодированных пачек ЛЧМ сигналов с изменением наклона и начальной фазы:

, или 41÷50 дБ.